IMPROVED STORAGE IN CHARGE-TRAP MEMORY STRUCTURES USING ADDITIONAL ELECTRICALLY-CHARGED REGIONS

디바이스는 메모리 및 읽기/쓰기(R/W) 유닛을 포함한다. 메모리는 공통 전하-트랩층에 결합된 다수의 게이트들을 포함한다. 읽기/쓰기(R/W) 유닛은 공통 전하-트랩층 내에 전기-대전되는 영역들의 세트를 생성하고 읽음으로써 메모리를 프로그램하고 읽도록 구성되고, 세트의 적어도 특정 영역은 게이트들 중 어떠한 단일 게이트와도 유일하게 연관되지 않는다. A device includes a memory and a read/write (R/W) unit. The memory includes multiple gates coupled to a...

Full description

Saved in:
Bibliographic Details
Main Authors RIZEL ARIK, SHUR YAEL, MEIR AVRAHAM POZA, BAUM BARAK, GURGI EYAL
Format Patent
LanguageEnglish
Korean
Published 03.05.2018
Subjects
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
INFORMATION STORAGE
PHYSICS
SEMICONDUCTOR DEVICES
STATIC STORES
Online AccessGet full text

Cover

More Information
Summary:디바이스는 메모리 및 읽기/쓰기(R/W) 유닛을 포함한다. 메모리는 공통 전하-트랩층에 결합된 다수의 게이트들을 포함한다. 읽기/쓰기(R/W) 유닛은 공통 전하-트랩층 내에 전기-대전되는 영역들의 세트를 생성하고 읽음으로써 메모리를 프로그램하고 읽도록 구성되고, 세트의 적어도 특정 영역은 게이트들 중 어떠한 단일 게이트와도 유일하게 연관되지 않는다. A device includes a memory and a read/write (R/W) unit. The memory includes multiple gates coupled to a common charge-trap layer. The R/W unit is configured to program and read the memory by creating and reading a set of electrically-charged regions in the common charge-trap layer, wherein at least a given region in the set is not uniquely associated with any single one of the gates.
Bibliography:Application Number: KR20187011655