SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SAME

• Main Authors: TOMITA HIDEMOTO, KANECHIKA MASAKAZU, UEDA HIROYUKI, MORI TOMOHIKO
• Format: Patent
• Language: English; Korean
• Published: 05.04.2018
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

종형 드리프트 영역(즉, JFET 영역)을 구비하고 있는 반도체 장치에 있어서, 내압과 온 저항 사이에 존재하는 트레이드 오프 관계를 개선한다. 반도체 장치(1)는, 질화물 반도체층(20)의 표면 상의 일부에 설치되어 있는 헤테로 접합 영역(42)을 구비한다. 헤테로 접합 영역(42)은, 종형 드리프트 영역(21b)이 질화물 반도체층(20)의 표면에 노출되는 범위의 적어도 일부에 접촉되어 있고, 종형 드리프트 영역(21b)보다 넓은 밴드 갭을 갖는다. 헤테로 접합 영역(42)과 종형 드리프트 영역(21b) 사이의 헤테로 접합 계면에 2차원 전자 가스가 형성되고, 온 저항이 낮아진다. A semiconductor device may include a nitride semiconductor layer, an insulation gate section, and a heterojunction region, wherein the nitride semiconductor layer may include an n-type vertical drift region, a p-type channel region adjoining the vertical drift region, and an n-type source region separated from the vertical drift region by the channel region, wherein the insulation gate section is opposed to a portion of the channel region that separates the vertical drift region and the source region, the heterojunction region is in contact with at least a part of a portion of the vertical drift region that is disposed at the one of main surfaces, and the heterojunction region is an n-type nitride semiconductor or an i-type nitride semiconductor having a bandgap wider than a bandgap of the vertical drift region.