MULTILAYER CERAMIC CAPACITOR AND MANUFACTURING METHOD OF MULTILAYER CERAMIC CAPACITOR

• Main Authors: NAKAMURA TOMOAKI, TAHARA MIKIO
• Format: Patent
• Language: English; Korean
• Published: 07.03.2018
• Subjects: BASIC ELECTRIC ELEMENTS; CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES ORLIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE; ELECTRICITY

Provided are a layered ceramic capacitor and a manufacturing method thereof which can restrain crack occurring. The layered ceramic capacitor comprises: a parallelepiped layered chip in which a dielectric layer having ceramic as a principal component and an internal electrode layer are alternately layered, and a plurality of layered internal electrode layers are alternately exposed to two end surfaces facing each other; and an external electrode pair formed from the two end surfaces facing each other to at least any one side surface of the layered chip, wherein the external electrode pair is in contact with a first metal layer whose ceramic content is not smaller than 5 wt% for the two end surfaces, and is in contact with a second metal layer whose ceramic content is smaller than 5 wt% for the side surface. 크랙의 발생을 억제할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공한다. 적층 세라믹 콘덴서는, 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2단부면에 노출되도록 형성되고, 대략 직육면체 형상을 갖는 적층 칩과, 상기 대향하는 2단부면으로부터 상기 적층 칩의 적어도 어느 하나의 측면에 걸쳐 형성된 1쌍의 외부 전극을 구비하고, 상기 1쌍의 외부 전극은, 상기 2단부면에 있어서는 세라믹 함유량이 5wt％ 이상인 제1 금속층이 접하고, 상기 측면에 있어서는 세라믹 함유량이 5wt％ 미만인 제2 금속층이 접하고 있는 것을 특징으로 한다.