게이트-올-어라운드 트랜지스터들을 위한 GAAS 상의 부정형 INGAAS

• Main Authors: MURTHY ANAND S, RACHMADY WILLY, KAVALIEROS JACK T, METZ MATTHEW V, DEWEY GILBERT, GHANI TAHIR, GLASS GLENN A, MOHAPATRA CHANDRA S
• Format: Patent
• Language: Korean
• Published: 28.02.2018
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

비평면 게이트 올-어라운드 디바이스 및 그 제조 방법이 설명된다. 일 실시예에서, 다층 스택은 STI 트렌치 내에 전체 에피-스택을 선택적으로 퇴적하는 것에 의해 형성된다. 채널 층은 버퍼 층 위에 부정형으로 성장된다. 캡 층은 채널 층의 상부 상에 성장된다. 실시예에서, STI 층의 높이는 게이트의 형성까지 채널 층보다 높게 유지된다. 게이트 유전체 층이 각각의 채널 나노와이어 상에 그리고 올-어라운드로 형성된다. 게이트 전극이 게이트 유전체 층 상에 형성되고, 채널 나노와이어를 둘러싼다. A non-planar gate all-around device and method of fabrication thereby are described. In one embodiment, a multi-layer stack is formed by selectively depositing the entire epi-stack in an STI trench. The channel layer is grown pseudomorphically over a buffer layer. A cap layer is grown on top of the channel layer. In an embodiment, the height of the STI layer remains higher than the channel layer until the formation of the gate. A gate dielectric layer is formed on and all-around each channel nanowire. A gate electrode is formed on the gate dielectric layer and surrounding the channel nanowire.