핀 전계 효과 트랜지스터들을 포함하는 튜너블 메모리 셀들을 위한 구조 및 방법

• Main Authors: YANG HAINING, LIU YANXIANG
• Format: Patent
• Language: Korean
• Published: 27.02.2018
• Subjects: BASIC ELECTRIC ELEMENTS; CONTROL OR REGULATING SYSTEMS IN GENERAL; CONTROLLING; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS ORELEMENTS; PHYSICS; REGULATING; SEMICONDUCTOR DEVICES

특정 양상에서, 집적 회로는 제1 FinFET(fin field effect transistor) 디바이스에 커플링된 제1 게이트 구조체를 포함한다. 집적 회로는 제2 FinFET 디바이스에 커플링된 제2 게이트 구조체를 포함한다. 제1 게이트 구조체 및 제2 게이트 구조체는 유전체 영역에 의해 분리된다. 집적 회로는, 유전체 영역, 제1 게이트 구조체, 및 제2 게이트 구조체와 접촉하는 제1 표면을 갖는 금속 콘택을 더 포함한다. In a particular aspect, an integrated circuit includes a first gate structure coupled to a first fin field effect transistor (FinFET) device. The integrated circuit includes a second gate structure coupled to a second FinFET device. The first gate structure and the second gate structure are separated by a dielectric region. The integrated circuit further includes a metal contact having a first surface that is in contact with the dielectric region, the first gate structure, and the second gate structure.