METHOD AND SYSTEM FOR PACKING OPTIMIZATION OF SEMICONDUCTOR DEVICES

A method for optimizing the number of semiconductor devices on a wafer/substrate is disclosed. The optimization method includes layout, cutting, and efficient packaging of devices. 웨이퍼/기판 상의 반도체 디바이스들의 수를 최적화하는 방법이 개시된다. 최적화 방법은 레이아웃, 커팅 그리고 장치를 효율적으로 패키징하는 것을 포함한다....

Full description

Saved in:
Bibliographic Details
Main Authors RINNE GLENN, RICHTER DANIEL
Format Patent
LanguageEnglish
Korean
Published 21.02.2018
Subjects
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online AccessGet full text

Cover

More Information
Summary:A method for optimizing the number of semiconductor devices on a wafer/substrate is disclosed. The optimization method includes layout, cutting, and efficient packaging of devices. 웨이퍼/기판 상의 반도체 디바이스들의 수를 최적화하는 방법이 개시된다. 최적화 방법은 레이아웃, 커팅 그리고 장치를 효율적으로 패키징하는 것을 포함한다.
Bibliography:Application Number: KR20160155065