이미징 장치

개별적으로 제어가능한 레이저 빔들을 기준 X-방향으로 이미징 장치에 대해 이동가능한 이미징 표면 상으로 투사하기 위한 이미징 장치가 제시된다. 상기 이미징 장치는 복수의 반도체 칩을 포함하고, 각 반도체 칩은 M개의 행 및 N개의 열의 2차원 메인 어레이로 배열된 복수의 레이저 빔 방출 소자를 포함한다. 각 행 내의 상기 소자들은 균일한 간격(A)을 갖고, 각 열 내의 상기 소자들은 균일한 간격(a)을 갖는다. 상기 칩들은, 상기 X-방향에 대해 횡방향인 기준 Y-방향으로 서로 인접한 각 쌍의 칩들이 상기 X-방향으로 서로 오프셋되...

Full description

Saved in:
Bibliographic Details
Main Authors AKNIN OFER, RUBIN BEN HAIM NIR, KASHTI TAMAR, NAGLER MICHAEL, LANDA BENZION, YOGEV RONEN, TZUR ITAI
Format Patent
LanguageKorean
Published 07.02.2018
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:개별적으로 제어가능한 레이저 빔들을 기준 X-방향으로 이미징 장치에 대해 이동가능한 이미징 표면 상으로 투사하기 위한 이미징 장치가 제시된다. 상기 이미징 장치는 복수의 반도체 칩을 포함하고, 각 반도체 칩은 M개의 행 및 N개의 열의 2차원 메인 어레이로 배열된 복수의 레이저 빔 방출 소자를 포함한다. 각 행 내의 상기 소자들은 균일한 간격(A)을 갖고, 각 열 내의 상기 소자들은 균일한 간격(a)을 갖는다. 상기 칩들은, 상기 X-방향에 대해 횡방향인 기준 Y-방향으로 서로 인접한 각 쌍의 칩들이 상기 X-방향으로 서로 오프셋되고, 연속적으로 활성화될 때, 상기 쌍의 상기 2개의 칩들의 방출된 레이저 빔들이 상기 이미징 표면 상에서 상기 X-방향으로 연장되고 상기 Y-방향으로 실질적으로 균일하게 이격된 평행한 라인들의 세트를 추적하는 방식으로 상기 지지부 상에 장착된다. 상기 메인 어레이의 소자들의 M개의 행 및 N개의 열에 더하여, 각 칩은 상기 메인 어레이의 각 측면에 적어도 하나의 추가적인 열을 포함하고, 각 열은 상기 지지부 상에서 상기 인접한 칩들을 상대적으로 위치시킬 때 상기 Y-방향으로의 임의의 오정렬을 보상할 수 있는 적어도 하나의 선택적으로 동작가능한 레이저 방출 소자를 포함한다. An imaging device for projecting individually controllable laser beams onto an imaging surface movable in an X-direction. The device includes a plurality of semiconductor chips each comprising a plurality of laser beam emitting elements arranged in a main array of M*N. The chips are mounted such that each pair of adjacent chips in the Y-direction are offset from one another in the X-direction and, if activated continuously, the emitted laser beams of the two chips of said pair trace on the imaging surface a set of parallel lines that are substantially uniformly spaced in the Y-direction. In addition to the M*N elements of the main array, each chip comprises at least one additional column on one or each side, each additional column containing at least one selectively operable element capable of compensating for any misalignment in the Y-direction in the relative positioning of the adjacent chips on the support.
Bibliography:Application Number: KR20177035276