위상 동기 루프를 위한 재구성 가능한 프랙셔널-N 주파수 생성

• Main Authors: UPADHYAYA PARAG, BEKELE ADEBABAY M, WU ZHAOYIN D, TURKER MELEK DIDEM Z
• Format: Patent
• Language: Korean
• Published: 26.12.2017
• Subjects: AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES; BASIC ELECTRONIC CIRCUITRY; CODE CONVERSION IN GENERAL; CODING; DECODING; ELECTRIC COMMUNICATION TECHNIQUE; ELECTRICITY; TRANSMISSION

일 예에서, 위상 동기 루프(PLL) 회로(108)는, 에러 신호를 생성하도록 동작 가능한 에러 검출기(202); 에러 신호 및 주파수 대역 선택 신호에 기초하여 출력 주파수를 갖는 출력 신호 제공하도록 동작 가능한 오실레이터(204) - 출력 주파수는 주파수 멀티플라이어와 기준 주파수의 곱임 - ; 분할기 제어 신호에 기초하여 피드백 신호를 생성하도록 출력 신호의 출력 주파수를 분할하도록 동작 가능한 주파수 분할기(208); 주파수 멀티플라이어의 정수 값 및 프랙셔널 값(fractional value)을 표시하는 입력들에 기초하여 분할기 제어 신호를 생성하도록 동작 가능한 SDM(sigma-delta modulator)(209) - SDM은 SDM의 차수(order)를 선택하도록 동작 가능한 차수 선택 신호에 응답함 - ; 및 취득 상태에서, 주파수 대역 선택 신호를 생성하고 SDM의 차수를 세팅하도록 동작 가능한 상태 머신(214)을 포함한다. In an example, a phase-locked loop (PLL) circuit includes an error detector operable to generate an error signal; an oscillator operable to provide an output signal having an output frequency based on the error signal and a frequency band select signal, the output frequency being a frequency multiplier times a reference frequency; a frequency divider operable to divide the output frequency of the output signal to generate a feedback signal based on a divider control signal; a sigma-delta modulator (SDM) operable to generate the divider control signal based on inputs indicative of an integer value and a fractional value of the frequency multiplier, the SDM responsive to an order select signal operable to select an order of the SDM; and a state machine operable to, in an acquisition state, generate the frequency band select signal and set the order of the SDM.