고 종횡비 비아들의 세정

• Main Authors: PARK SEUNG, LIU JIE, WANG ANCHUAN, INGLE NITIN K, CUI ZHENJIANG
• Format: Patent
• Language: Korean
• Published: 26.12.2017
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

비아들로부터 비정질 실리콘/실리콘 산화물 막 스택을 제거하는 방법이 설명된다. 방법은, 실리콘 산화물을 제거하기 위해, 불소를 포함하는 원격 플라즈마, 및 원격 플라즈마에서 여기되지 않은 질소-및-수소-함유 전구체 및 불소를 포함하는 국부적인 플라즈마를 수반할 수 있다. 그 후에, 방법은, 임의의 얇은 탄소 층(포토레지스트로부터의 나머지)을 가능하게 제거하고, 제거를 위한 준비로 비정질 실리콘 층을 처리하기 위해, 비활성 종의 국부적인 플라즈마를 수반할 수 있다. 그 후에, 방법은, 가능하게는 동일한 기판 프로세싱 구역 내에서 여러 선택들을 이용한 처리된 비정질 실리콘 층의 제거를 수반할 수 있다. 그 후에, 비아들의 바닥은 에피택셜 단결정 실리콘 막 성장에 공헌하는 노출된 단결정 실리콘을 보유할 수 있다. 본원에서 제시되는 방법들은 특히, 3D NAND(예컨대, VNAND) 디바이스 형성에 대해 양호하게 적합할 수 있다. A method of removing an amorphous silicon/silicon oxide film stack from vias is described. The method may involve a remote plasma comprising fluorine and a local plasma comprising fluorine and a nitrogen-and-hydrogen-containing precursor unexcited in the remote plasma to remove the silicon oxide. The method may then involve a local plasma of inert species to potentially remove any thin carbon layer (leftover from the photoresist) and to treat the amorphous silicon layer in preparation for removal. The method may then involve removal of the treated amorphous silicon layer with several options possibly within the same substrate processing region. The bottom of the vias may then possess exposed single crystal silicon which is conducive to epitaxial single crystal silicon film growth. The methods presented herein may be particularly well suited for 3d NAND (e.g. VNAND) device formation.