DSP 엔진 및 향상된 컨텍스트 스위치 기능부를 구비한 중앙 처리 유닛

집적 회로 디바이스는: 디지털 신호 처리(DSP) 엔진을 포함하는 제 1 중앙 처리 유닛; 및 복수의 컨텍스트들을 가지고, 각각의 컨텍스트는 복수의 레지스터들을 갖는 CPU 컨텍스트 및 DSP 컨텍스트를 가지고, 여기서 상기 DSP 컨텍스트는 제어 비트들과 복수의 DSP 레지스터들을 가지고, 여기서 상기 집적 회로 디바이스의 리셋 이후에 모든 DSP 컨텍스트의 상기 제어 비트들은 DSP 컨텍스트의 상기 제어 비트들에 쓰여진 데이터가 모든 다른 DSP 컨텍스트들의 각각의 제어 비트들에 쓰여지도록 서로 링크되고, 그리고 또 하나의 컨텍...

Full description

Saved in:
Bibliographic Details
Main Authors MICKEY DAVID, CATHERWOOD MICHAEL
Format Patent
LanguageKorean
Published 22.12.2017
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:집적 회로 디바이스는: 디지털 신호 처리(DSP) 엔진을 포함하는 제 1 중앙 처리 유닛; 및 복수의 컨텍스트들을 가지고, 각각의 컨텍스트는 복수의 레지스터들을 갖는 CPU 컨텍스트 및 DSP 컨텍스트를 가지고, 여기서 상기 DSP 컨텍스트는 제어 비트들과 복수의 DSP 레지스터들을 가지고, 여기서 상기 집적 회로 디바이스의 리셋 이후에 모든 DSP 컨텍스트의 상기 제어 비트들은 DSP 컨텍스트의 상기 제어 비트들에 쓰여진 데이터가 모든 다른 DSP 컨텍스트들의 각각의 제어 비트들에 쓰여지도록 서로 링크되고, 그리고 또 하나의 컨텍스트로의 컨텍스트 스위칭 및 상기 또 하나의 DSP 컨텍스트의 제어 비트들 중 적어도 하나의 수정 이후에만, 상기 또 하나의 컨텍스트의 제어 비트들은 상기 DSP 컨텍스트의 독립적인 제어 비트들을 형성하기 위해 상기 링크로부터 분리된다. An integrated circuit device has a first central processing unit including a digital signal processing (DSP) engine, and a plurality of contexts, each context having a CPU context with a plurality of registers and a DSP context, wherein the DSP context has control bits and a plurality of DSP registers, wherein after a reset of the integrated circuit device the control bits of all DSP context are linked together such that data written to the control bits of a DSP context is written to respective control bits of all other DSP contexts and only after a context switch to another context and a modification of at least one of the control bits of the another DSP context, the control bits of the another context is severed from the link to form independent control bits of the DSP context.
Bibliography:Application Number: KR20177030370