CPU(CENTRAL PROCESSING UNIT)-기반 시스템에서 CMC(COMPRESSED MEMORY CONTROLLER)들에 의한 백-투-백 읽기 동작들을 사용하는 메모리 대역폭 압축 제공

• Main Authors: TROMBLEY MICHAEL ; RAYMOND, HEDDES MATTHEUS CORNELIS ANTONIUS ADRIANUS, VERRILLI COLIN BEATON, SCHUH BRIAN ; JOEL, VAIDHYANATHAN NATARAJAN
• Format: Patent
• Language: Korean
• Published: 17.10.2017
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

CPU(central processing unit)-기반 시스템에서 CMC(compressed memory controller)들에 의한 백-투-백 읽기 동작들을 사용하여 메모리 대역폭 압축을 제공하는 것이 개시된다. 이 점과 관련하여, 일부 양상들에서, CMC는, 시스템 메모리의 물리적 어드레스에 대한 메모리 읽기 요청을 수신하며, 이 물리적 어드레스와 연관된 메모리 라인의 제 1 메모리 블록의 ECC(error correcting code) 비트들로부터 이 물리적 어드레스에 대한 CI(compression indicator)를 읽도록 구성된다. CI에 기반하여, CMC는 제 1 메모리 블록이 압축 데이터를 포함하는지의 여부를 결정한다. 포함하지 않으면, CMC는, 제 1 메모리 블록을 리턴하는 것과 동시에, 메모리 라인의 하나 또는 그 초과의 추가 메모리 블록들의 백-투-백 읽기를 수행한다. 일부 양상들은, 단지 제 1 메모리 블록만이 아니라, 메모리 라인의 복수의 메모리 블록들 각각에 압축 데이터를 씀으로써 메모리 액세스 레이턴시를 추가로 개선시킬 수 있다. Providing memory bandwidth compression using back-to-back read operations by compressed memory controllers (CMCs) in a central processing unit (CPU)-based system is disclosed. In this regard, in some aspects, a CMC is configured to receive a memory read request to a physical address in a system memory, and read a compression indicator (CI) for the physical address from error correcting code (ECC) bits of a first memory block in a memory line associated with the physical address. Based on the CI, the CMC determines whether the first memory block comprises compressed data. If not, the CMC performs a back-to-back read of one or more additional memory blocks of the memory line in parallel with returning the first memory block. Some aspects may further improve memory access latency by writing compressed data to each of a plurality of memory blocks of the memory line, rather than only to the first memory block.