METHOD AND APPARATUS FOR COMPRESSING A MASK VALUE

마스크 압축을 위한 장치 및 방법. 예를 들어, 프로세서의 일 실시예는: 복수의 세트된 비트 및 복수의 세트되지 않은 비트를 포함하는 복수의 마스크 비트를 저장하는 소스 마스크 레지스터; 상기 소스 마스크 레지스터로부터 판독된 세트된 비트들을 저장하는 목적지 마스크 레지스터; 및 상기 소스 마스크 레지스터로부터 상기 세트된 비트들 각각을 판독하고 상기 세트된 비트들을 상기 목적지 마스크 레지스터의 일 측의 인접한 비트 위치들에 저장하는 마스크 압축 로직을 포함한다. An apparatus and method for mask comp...

Full description

Saved in:
Bibliographic Details
Main Authors OULD AHMED VALL ELMOUSTAPHA, CORBAL JESUS, GIRKAR MILIND B, VALENTINE ROBERT, ESPASA ROGER, SOLE GUILLEM, TOLL BRET L, CHARNEY MARK J
Format Patent
LanguageEnglish
Korean
Published 01.09.2017
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:마스크 압축을 위한 장치 및 방법. 예를 들어, 프로세서의 일 실시예는: 복수의 세트된 비트 및 복수의 세트되지 않은 비트를 포함하는 복수의 마스크 비트를 저장하는 소스 마스크 레지스터; 상기 소스 마스크 레지스터로부터 판독된 세트된 비트들을 저장하는 목적지 마스크 레지스터; 및 상기 소스 마스크 레지스터로부터 상기 세트된 비트들 각각을 판독하고 상기 세트된 비트들을 상기 목적지 마스크 레지스터의 일 측의 인접한 비트 위치들에 저장하는 마스크 압축 로직을 포함한다. An apparatus and method for mask compression. For example, one embodiment of a processor comprises: a source mask register to store a plurality of mask bits including a plurality of set bits and a plurality of bits that are not set; a destination mask register to store set bits read from the source mask register; and mask compression logic to read each of the set bits from the source mask register and to store the set bits in contiguous bit locations on one side of the destination mask register.
Bibliography:Application Number: KR20177014133