APPARATUS AND METHOD FOR FUSED MULTIPLY-MULTIPLY INSTRUCTIONS

발명의 하나의 실시예에서, 소스 묶음 데이터 피연산자의 세트를 저장하도록 구성된 저장 위치를 프로세서 디바이스가 포함하는데, 피연산자 각각은 피연산자 중 하나 내의 즉시의 비트 값에 따라 양 또는 음인 복수의 묶음 데이터 요소를 가진다. 프로세서는 또한, 복수의 소스 피연산자의 입력을 요구하는 명령어를 디코딩하는 디코더와, 디코딩된 명령어를 수신하고, 소스 피연산자의 곱인 결과를 생성하는 실행 유닛을 포함한다. 하나의 실시예에서, 결과는 소스 피연산자 중 하나 내로 도로 저장되거나 결과는 소스 피연산자에 독립적인 피연산자 내로 저장...

Full description

Saved in:
Bibliographic Details
Main Authors CORBAL SAN ADRIAN JESUS, OULD AHMED VALL ELMOUSTAPHA, HICKMANN BRIAN J, VALENTINE ROBERT, ESPASA ROGER, SOLE GUILLEM, CHARNEY MARK J, FERNANDEZ MANEL
Format Patent
LanguageEnglish
Korean
Published 28.08.2017
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online AccessGet full text

Cover

More Information
Summary:발명의 하나의 실시예에서, 소스 묶음 데이터 피연산자의 세트를 저장하도록 구성된 저장 위치를 프로세서 디바이스가 포함하는데, 피연산자 각각은 피연산자 중 하나 내의 즉시의 비트 값에 따라 양 또는 음인 복수의 묶음 데이터 요소를 가진다. 프로세서는 또한, 복수의 소스 피연산자의 입력을 요구하는 명령어를 디코딩하는 디코더와, 디코딩된 명령어를 수신하고, 소스 피연산자의 곱인 결과를 생성하는 실행 유닛을 포함한다. 하나의 실시예에서, 결과는 소스 피연산자 중 하나 내로 도로 저장되거나 결과는 소스 피연산자에 독립적인 피연산자 내로 저장된다. In one embodiment of the invention, a processor device including a storage location configured to store a set of source packed-data operands, each of the operands having a plurality of packed-data elements that are positive or negative according to an immediate bit value within one of the operands. The processor also including: a decoder to decode an instruction requiring an input of a plurality of source operands, and an execution unit to receive the decoded instructions and to generate a result that is a product of the source operands. In one embodiment, the result is stored back into one of the source operands or the result is stored into an operand that is independent of the source operands.
Bibliography:Application Number: KR20177014049