METHOD AND STRUCTURE TO CONTACT TIGHT PITCH CONDUCTIVE LAYERS WITH GUIDED VIAS USING ALTERNATING HARDMASKS AND ENCAPSULATING ETCHSTOP LINER SCHEME

• Main Authors: SCHENKER RICHARD E, BRAIN RUTH A, MYERS ALAN M, SINGH KANWAL JIT, CHAWLA JASMEET S
• Format: Patent
• Language: English; Korean
• Published: 23.08.2017
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

반도체 디바이스를 위한 교대하는 유전체 캡(dielectric cap)들 및 에칭정지 라이너(etchstop liner)를 갖는 인터커넥트 구조물 및 이러한 디바이스들을 제조하기 위한 방법들이 설명된다. 한 실시예에 따르면, 인터커넥트 구조물은, 제1 하드마스크 층을 갖는 층간 유전체(ILD)를 포함할 수 있고, 제1 하드마스크 층은 ILD의 상부면 위에 있다. 인터커넥트 구조물은 또한, ILD 내에 하나 이상의 제1 인터커넥트 라인을 포함할 수 있다. 제1 유전체 캡은 제1 인터커넥트 라인들 각각의 상부면 위에 위치할 수 있다. 추가 실시예들은, 제1 인터커넥트 라인들과 교대하는 패턴으로 배열된 하나 이상의 제2 인터커넥트 라인들을 ILD 내에 포함한다. 제2 유전체 캡은 제2 인터커넥트 라인들 각각의 상부면 위에 형성될 수 있다. 실시예들은 또한, 제1 유전체 캡들의 상부면들 위에 형성되는 에칭정지 라이너를 포함할 수 있다. Interconnect structures having alternating dielectric caps and an etchstop liner for semiconductor devices and methods for manufacturing such devices are described. According to an embodiment, an interconnect structure may include an interlayer dielectric (ILD) with a first hardmask layer over a top surface of the ILD. The interconnect structure may also include one or more first interconnect lines in the ILD. A first dielectric cap may be positioned above a top surface of each of the first interconnect lines. Additional embodiments include one or more second interconnect lines in the ILD that are arranged in an alternating pattern with the first interconnect lines. A second dielectric cap may be formed above a top surface of each of the second interconnect lines. Embodiments may also include an etchstop liner that is formed over top surfaces of the first dielectric caps.