SYSTEMS AND METHODS FOR PROVIDING IMPROVED LATENCY IN A NON-UNIFORM MEMORY ARCHITECTURE

• Main Authors: MOLLOY STEPHEN ARTHUR, CHUN DEXTER TAMIO
• Format: Patent
• Language: English; Korean
• Published: 08.08.2017
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; INFORMATION STORAGE; PHYSICS; STATIC STORES

비균일 메모리 아키텍처를 갖는 휴대용 컴퓨팅 디바이스에 메모리를 할당하기 위한 시스템들, 방법들, 및 컴퓨터 프로그램들이 개시되어 있다. 방법의 하나의 실시형태는, 제 1 시스템 온 칩 상에서 실행되는 프로세스로부터 가상 메모리 페이지에 대한 요청을 수신하는 단계로서, 상기 제 1 SoC는 칩간 인터페이스를 통해 제 2 SoC에 전자적으로 커플링되고, 상기 제 1 SoC는 제 1 고성능 버스를 통해 제 1 로컬 휘발성 메모리 디바이스에 전자적으로 커플링되며 상기 제 2 SoC는 제 2 고성능 버스를 통해 제 2 로컬 휘발성 메모리 디바이스에 전자적으로 커플링되는, 상기 가상 메모리 페이지에 대한 요청을 수신하는 단계; 상기 제 1 로컬 휘발성 메모리 디바이스 및 상기 제 2 로컬 휘발성 메모리 디바이스 상의 이용가능한 물리적 페이지들의 수가 상기 제 1 로컬 휘발성 메모리 디바이스 및 상기 제 2 로컬 휘발성 메모리 디바이스 간의 메모리 데이터의 복제를 개시하기 위한 최소 임계값을 초과하는지를 결정하는 단계; 및 상기 최소 임계값이 초과되면, 상기 제 1 로컬 휘발성 메모리 디바이스 상의 제 1 물리적 어드레스 및 상기 제 2 로컬 휘발성 메모리 디바이스 상의 제 2 물리적 어드레스를 단일 가상 페이지 어드레스에 할당하는 단계를 포함한다. Systems, methods, and computer programs are disclosed for allocating memory in a portable computing device having a non-uniform memory architecture. One embodiment of a method comprises: receiving from a process executing on a first system on chip (SoC) a request for a virtual memory page, the first SoC electrically coupled to a second SoC via an interchip interface, the first SoC electrically coupled to a first local volatile memory device via a first high-performance bus and the second SoC electrically coupled to a second local volatile memory device via a second high-performance bus; determining whether a number of available physical pages on the first and second local volatile memory devices exceeds a minimum threshold for initiating replication of memory data between the first and second local volatile memory devices; and if the minimum threshold is exceeded, allocating a first physical address on the first local volatile memory device and a second physical address on the second local volatile memory device to a single virtual page address.