p-n p-n junction semiconductor device capable of avoiding premature breakdown voltage and manufacturing method thereof

• Main Authors: LEE, BYUNG OU, LEE, KEUN WOO, LEE, DONG KEUN, SUNG, HO KUN, LIM, WOONG SUN, PARK, BEOM DOO
• Format: Patent
• Language: English; Korean
• Published: 07.07.2017
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 발명은 조기 항복전압을 막을 수 있는 p-n 접합 반도체 소자 및 그 제조방법에 관한 것이다. 본 발명에 따른 조기 항복전압을 막을 수 있는 p-n 접합 반도체 소자는, 기판과; 기판 위에 적층 형성되는 반도체 동작층을 포함하고, 반도체 동작층의 소정 부위에는 p-n 접합으로 이루어지는 소정 높이의 돌출부가 형성되되, 상기 돌출부의 가장자리 면(edge surface)은 하반부가 수직면으로 이루어지고 상반부는 곡면 또는 경사면 형태로 형성되거나, 상반부가 수직면으로 이루어지고 하반부는 곡면 또는 경사면 형태로 형성된다. 이와 같...