Semiconductor device having multi-channel and method of forming the same

• Main Authors: LEE, JIN WOOK, SHIN, KEO MYOUNG, LEE, YONG SEOK, YANG, KWANG YONG, LEE, JEONG YUN
• Format: Patent
• Language: English; Korean
• Published: 27.04.2017
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention relates to a semiconductor device using a nanowire or a nanosheet as a channel. A device separation pattern is formed on a substrate. The device separation pattern includes a lower insulation pattern formed on the substrate, and a spacer which covers a side of a lower insulation pattern. A vertical structure which penetrates the device separation pattern and contacts the substrate, is formed. The vertical structure includes a first semiconductor layer, a second semiconductor layer, and a third semiconductor layer on the substrate. The lower end of the first semiconductor layer formed on a level lower than a lower surface of the device separation pattern. A gate electrode, which crosses the vertical structure and extends on the device separation pattern, is formed. 나노-와이어(nano-wire) 또는 나노-시트(nano-sheet)를 채널로 이용하는 반도체 소자에 관한 것이다. 기판 상에 소자 분리 패턴이 형성된다. 상기 소자 분리 패턴은 상기 기판 상에 형성된 하부 절연 패턴 및 상기 하부 절연 패턴의 측면을 덮는 스페이서를 갖는다. 상기 소자 분리 패턴을 관통하여 상기 기판에 접촉된 수직 구조체가 형성된다. 상기 수직 구조체는 상기 기판 상의 제1 반도체 층, 제2 반도체 층, 및 제3 반도체 층을 갖는다. 상기 제1 반도체 층의 하단은 상기 소자 분리 패턴의 하부 표면보다 낮은 레벨에 형성된다. 상기 수직 구조체를 가로지르고 상기 소자 분리 패턴 상에 연장된 게이트 전극이 형성된다.