ELECTRONIC COMPONENT

• Main Authors: SAKAMOTO AKIRA, OGURI HIROSHI, TAGUCHI TOMOYA, FUJII YOSHIMARO
• Format: Patent
• Language: English; Korean
• Published: 12.04.2017
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

전자 부품(1A)은 기재(10)와, 복수의 도전성 금속 재료층(21, 22, 23)의 적층체(20)와, Au－Sn 합금 땜납으로 이루어지는 땜납층(30)을 구비하고 있다. 적층체(20)는 기재(10)상에 배치되어 있다. 땜납층(30)은 적층체(20)상에 배치되어 있다. 적층체(20)는 최외층을 구성하는 도전성 금속 재료층(23)으로서, Au로 이루어지는 표면층을 가지고 있다. 표면층은 땜납층(30)이 배치되는 땜납층 배치 영역(23a)과, 땜납층(30)이 배치되지 않는 땜납층 비배치 영역(23b)을 포함하고 있다. 땜납층 배치 영역(23a)과 땜납층 비배치 영역(23b)은, 공간적으로 떨어져 있다. An electronic component includes a base, a laminate of a plurality of conductive metal material layers, and a solder layer made of Au-Sn alloy solder. The laminate is disposed on the base. The solder layer is disposed on the laminate. The laminate includes a surface layer made of Au as the conductive metal material layer constituting an outermost layer. The surface layer includes a solder layer-disposing region in which the solder layer is disposed and a solder layer-empty region in which the solder layer is not disposed. The solder layer-disposing region and the solder layer-empty region are spatially separated from each other.