VARIABLE INTERCONNECTION JOINTS IN PACKAGE STRUCTURES

• Main Authors: CHENG MING DA, KUO HSUAN TING, LIU CHUNG SHI, CHEN HSIEN WEI, TSAO CHIH CHIANG, CHEN WEI YU, LIN HSIU JEN
• Format: Patent
• Language: English; Korean
• Published: 02.02.2017
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A method of an embodiment of the present invention comprises: analyzing warpage characteristics of a first package component and a second package component; and forming a plurality of solder paste elements on the first package component. A volume of each of the plurality of solder paste elements is based on the warpage characteristics of the first package component and the second package component. The method further comprises: aligning a plurality of connectors disposed on the second package component to the plurality of solder paste elements on the first package component; and bonding the second package component to the first package component by reflowing the plurality of connectors and the plurality of solder paste elements. 실시예의 방법은, 제1 패키지 구성요소와 제2 패키지 구성요소의 휨 특성을 분석하는 단계와 제1 패키지 구성요소 상에 복수 개의 솔더 페이스트 요소를 형성하는 단계를 포함한다. 복수 개의 솔더 페이스트 요소 각각의 체적은 제1 패키지 구성요소와 제2 패키지 구성요소의 휨 특성을 기초로 한다. 방법은 제2 패키지 구성요소 상에 배치되는 복수 개의 커넥터를 제1 패키지 구성요소 상의 복수 개의 솔더 페이스트 요소에 정렬시키는 단계 및 복수 개의 커넥터와 복수 개의 솔더 페이스트 요소를 리플로우시킴으로써 제2 패키지 구성요소를 제1 패키지 구성요소에 접합시키는 단계를 더 포함한다.