CIRCUIT ASSEMBLIES AND METHOD OF MANUFACTURE THEREOF

• Main Authors: PAN SHENGPING, YANG JIAN, VAN ZYL ANDRIES J.P
• Format: Patent
• Language: English; Korean
• Published: 18.01.2017
• Subjects: CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; LAYERED PRODUCTS; LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT ORNON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS; PERFORMING OPERATIONS; PRINTED CIRCUITS; TRANSPORTING

본 명세서에는 폴리에테르이미드 유전층; 상기 유전층 상에 배치된 전도성 금속층; 및 상기 유전층의, 상기 전도성 금속층이 배치된 면의 반대쪽 면에 배치된 지지 금속 매트릭스층을 포함하는 회로 조립체가 개시된다. 상기 폴리에테르이미드 유전층는 유리 전이 온도가 200℃ 이상인 폴리에테르이미드를 포함한다. 상기 회로 조립체는, SJ 20780-2000에 따른 30분 동안의 280℃의 열적 스트레스 전후에, IPC-TM-650 테스트 방법에 따라 측정된,10% 이내의 동일한 접착력을 갖는다. 또한, 상기 회로 조립체의 제조 방법 및 상기 회로 조립체를 포함하는 물품이 개시된다. Disclosed herein is a circuit assembly including a polyetherimide dielectric layer; a conductive metal layer disposed on the dielectric layer; and a supporting metal matrix layer disposed on the dielectric layer on a side opposite the conductive metal layer. The polyetherimide dielectric layer includes a polyetherimide having a glass transition temperature of 200° C. or more. The circuit assembly has the same adhesion, within+10%, as determined by IPC-TM-650 test methods, before and after thermal stress at 280° C. for 30 minutes in accordance with SJ 20780-2000. Also disclosed are methods of preparing the circuit assembly, and articles including the circuit assembly.