DYNAMIC LOAD BALANCING OF HARDWARE THREADS IN CLUSTERED PROCESSOR CORES USING SHARED HARDWARE RESOURCES AND RELATED CIRCUITS METHODS AND COMPUTER-READABLE MEDIA

• Main Authors: WANG LIN, SHANNON STEPHEN ROBERT, VENKUMAHANTI SURESH KUMAR
• Format: Patent
• Language: English; Korean
• Published: 06.01.2017
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

공유 하드웨어 자원들을 사용하는 클러스터드 프로세서 코어들의 하드웨어 스레드들의 동적 부하 밸런싱, 및 관련된 회로들, 방법들, 및 컴퓨터 판독가능 미디어가 개시된다. 하나의 양상에서, 제어 유닛을 포함하는 동적 부하 밸런싱 회로가 제공된다. 제어 유닛은, 클러스터드 프로세서 코어의 제 1 클러스터와 제 2 클러스터 사이에 차선의 부하 조건이 존재하는지의 여부를 결정하도록 구성된다. 차선의 부하 조건이 존재하면, 제어 유닛은 추가로, 제 1 클러스터의 제 1 하드웨어 스레드의 프라이빗 레지스터(들)의 콘텐츠를 제 2 클러스터의 제 2 하드웨어 스레드의 프라이빗 레지스터(들)에, 제 1 하드웨어 스레드 및 제 2 하드웨어 스레드의 공유 하드웨어 자원들을 통해 전송하도록 구성된다. 제어 유닛은 또한, 공유 하드웨어 자원들을 통해 제 1 하드웨어 스레드와 연관된 제 1 식별자를 제 2 하드웨어 스레드와 연관된 제 2 식별자로 교환하도록 구성된다. Dynamic load balancing of hardware threads in clustered processor cores using shared hardware resources, and related circuits, methods, and computer readable media are disclosed. In one aspect, a dynamic load balancing circuit comprising a control unit is provided. The control unit is configured to determine whether a suboptimal load condition exists between a first cluster and a second cluster of a clustered processor core. If a suboptimal load condition exists, the control unit is further configured to transfer a content of private register(s) of a first hardware thread of the first cluster to private register(s) of a second hardware thread of the second cluster via shared hardware resources of the first hardware thread and the second hardware thread. The control unit is also configured to exchange a first identifier associated with the first hardware thread with a second identifier associated with the second hardware thread via the shared hardware resources.