SERIAL DATA TRANSMISSION FOR DYNAMIC RANDOM ACCESS MEMORY (DRAM) INTERFACES
동적 랜덤 액세스 메모리 (DRAM) 인터페이스들을 위한 직렬 데이터 송신이 개시된다. 스큐 (skew) 문제들을 발생하는 병렬 데이터 송신 대신, 본 개시물의 예시적인 양태들은 버스의 단일 레인을 통해 직렬로 워드의 비트들을 송신한다. 버스가 고속 버스이기 때문에, 비트들이 차례대로 (즉, 직렬로) 도착하지만, 워드의 제 1 비트의 도달과 최종 비트의 도달 간의 시간은 여전히 상대적으로 짧다. 유사하게, 비트들이 직렬로 도달하기 때문에, 비트들 간의 스큐는 무관하게 된다. 비트들은 소정 양의 시간 내에 집성되고, 메모리 어레이 내...
Saved in:
Main Authors | , , , |
---|---|
Format | Patent |
Language | English Korean |
Published |
28.09.2016
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | 동적 랜덤 액세스 메모리 (DRAM) 인터페이스들을 위한 직렬 데이터 송신이 개시된다. 스큐 (skew) 문제들을 발생하는 병렬 데이터 송신 대신, 본 개시물의 예시적인 양태들은 버스의 단일 레인을 통해 직렬로 워드의 비트들을 송신한다. 버스가 고속 버스이기 때문에, 비트들이 차례대로 (즉, 직렬로) 도착하지만, 워드의 제 1 비트의 도달과 최종 비트의 도달 간의 시간은 여전히 상대적으로 짧다. 유사하게, 비트들이 직렬로 도달하기 때문에, 비트들 간의 스큐는 무관하게 된다. 비트들은 소정 양의 시간 내에 집성되고, 메모리 어레이 내로 로딩된다.
Serial data transmission for dynamic random access memory (DRAM) interfaces is disclosed. Instead of the parallel data transmission that gives rise to skew concerns, exemplary aspects of the present disclosure transmit the bits of a word serially over a single lane of the bus. Because the bus is a high speed bus, even though the bits come in one after another (i.e., serially), the time between arrival of the first bit and arrival of the last bit of the word is still relatively short. Likewise, because the bits arrive serially, skew between bits becomes irrelevant. The bits are aggregated within a given amount of time and loaded into the memory array. |
---|---|
Bibliography: | Application Number: KR20167021767 |