METHODS FOR FORMING INTERCONNECT LAYERS HAVING TIGHT PITCH INTERCONNECT STRUCTURES

• Main Authors: SCHENKER RICHARD E, TAN ELIOT N, MYERS ALAN M, SINGH KANWAL JIT, CHAWLA JASMEET S, JEZEWSKI CHRISTOPHER J
• Format: Patent
• Language: English; Korean
• Published: 23.09.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

유전체 층 내에 조밀 피치 인터커넥트 구조체들을 갖는 인터커넥션 층들을 형성하기 위한 프로세스들이 개시되는데, 여기서 인터커넥트 구조체들을 형성하는데 이용되는 트렌치들 및 비아들은 금속화 이전에 비교적 낮은 종횡비들을 갖는다. 낮은 종횡비들은 금속화 재료가 퇴적될 때 이러한 금속화 재료 내에 보이드들이 형성될 가능성을 감소시키거나 실질적으로 제거할 수 있다. 본 명세서에서의 실시예들은, 금속화 이전에, 트렌치들 및 비아들을 형성하기 위해 이용되는 구조체들의 제거를 허용하는 프로세스들을 통해 이러한 비교적 낮은 종횡비들을 달성할 수 있다. Processes for forming interconnection layers having tight pitch interconnect structures within a dielectric layer, wherein trenches and vias used to form interconnect structures have relatively low aspect ratios prior to metallization. The low aspect ratios may reduce or substantially eliminate the potential of voids forming within the metallization material when it is deposited. Embodiments herein may achieve such relatively low aspect ratios through processes that allow for the removal of structures, which are utilized to form the trenches and the vias, prior to metallization.