METHOD AND APPARATUS FOR DRAM SPATIAL COALESCING WITHIN A SINGLE CHANNEL

• Main Authors: LO HAW JING, DROP MICHAEL, CHUN DEXTER TAMIO
• Format: Patent
• Language: English; Korean
• Published: 05.09.2016
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

양태들은 판독 또는 기록 트랜잭션들을 위하여 메모리 모듈의 메모리 디바이스들의 전부보다 더 적은 것을 급전하기 위하여 메모리에서의 데이터의 저장을 재편성하기 위한 컴퓨팅 디바이스들, 시스템들, 및 방법들을 포함한다. 메모리 디바이스들은 재순서화 로직이 재순서화된 메모리 맵에 따른 트랜잭션을 위하여 급전하기 위한 메모리 디바이스들을 결정하도록 개별 선택 라인들에 접속될 수도 있다. 재순서화 로직은, 프로세서가 그 메모리 어드레스 방식을 변경할 필요 없이, 트랜잭션을 위하여 프로세서에 의해 제공된 메모리 어드레스가 재순서화된 메모리 맵에 따른 재순서화된 메모리 어드레스로 변환되도록, 메모리 어드레스들을 재순서화할 수도 있다. 재순서화된 메모리 맵은 메모리 디바이스들에 의한 감소된 에너지 소비, 또는 레이턴시 용인 프로세스들에 대한 에너지 소비 및 성능 속도의 균형을 제공할 수도 있다. Aspects include computing devices, systems, and methods for reorganizing the storage of data in memory to energize less than all of the memory devices of a memory module for read or write transactions. The memory devices may be connected to individual select lines such that a re-order logic may determine the memory devices to energize for a transaction according to a re-ordered memory map. The re-order logic may re-order memory addresses such that memory address provided by a processor for a transaction are converted to the re-ordered memory address according to the re-ordered memory map without the processor having to change its memory address scheme. The re-ordered memory map may provide for reduced energy consumption by the memory devices, or a balance of energy consumption and performance speed for latency tolerant processes.