BANDWIDTH INCREASE IN BRANCH PREDICTION UNIT AND LEVEL 1 INSTRUCTION CACHE

• Main Authors: ARORA SAHIL, DAS SARMA DEBJIT, GUPTA NIKHIL, WILLIAMS DOUGLAS, CHEN WEI YU, EVERS MARIUS
• Format: Patent
• Language: English; Korean
• Published: 04.07.2016
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

프로세서에서 분기 예측을 수행하기 위한 프로세서, 디바이스, 및 비-일시적인 컴퓨터 판독가능 매체가 제공된다. 프로세서는 프론트 엔드 유닛을 포함한다. 프론트 엔드 유닛은, 레벨 1 분기 목표 버퍼(branch target buffer; BTB), BTB 인덱스 예측기(BTB index predictor; BIP), 및 레벨 1 해시 퍼셉트론(hash perceptron; HP)을 포함한다. BTB는 목표 어드레스를 예측하도록 구성된다. BIP는 프로그램 카운터 및 전역 히스토리에 기초하여 예측을 생성하도록 구성되며, 여기에서 예측은 추론적인 부분적 목표 어드레스, 전역 히스토리 값, 전역 히스토리 시프트 값, 및 웨이 예측(way prediction)을 포함한다. HP는 분기 명령이 분기될지 또는 비분기될지 여부를 예측하도록 구성된다. A processor, a device, and a non-transitory computer readable medium for performing branch prediction in a processor are presented. The processor includes a front end unit. The front end unit includes a level 1 branch target buffer (BTB), a BTB index predictor (BIP), and a level 1 hash perceptron (HP). The BTB is configured to predict a target address. The BIP is configured to generate a prediction based on a program counter and a global history, wherein the prediction includes a speculative partial target address, a global history value, a global history shift value, and a way prediction. The HP is configured to predict whether a branch instruction is taken or not taken.