METHOD AND APPARATUS FOR PERFORMING A BUS LOCK AND TRANSLATION LOOKASIDE BUFFER INVALIDATION

• Main Authors: BINGHAM SCOTT T, MOYER PAUL J, MORTON ERIC, CHRISTIE DAVID, WALKER WILLIAM L, BORN RICHARD M, EVERS MARIUS
• Format: Patent
• Language: English; Korean
• Published: 29.06.2016
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

버스 잠금 및 변환 색인 버퍼 무효화 트랜잭션을 수행하기 위한 방법 및 장치는 잠금 마스터에 의해, 시스템에서의 제1 프로세서로부터 잠금 요청을 수신하는 것을 포함한다. 잠금 마스터는 시스템에서의 모든 프로세서로 작업 거부 요청을 전송하며, 잠금 마스터로부터의 작업 거부 요청의 수신 시, 모든 프로세서는 임의의 새로운 트랜잭션들을 발행하는 것을 중단하며 작업 거부 승인 트랜잭션을 발행한다. 모든 프로세서로부터의 작업 거부 승인 트랜잭션들의 수신 시, 잠금 마스터는 제1 프로세서의 식별자를 포함하는 잠금 승인 메시지를 발행한다. 제1 프로세서는 원자 트랜잭션 시퀀스를 수행하며 원자 트랜잭션 시퀀스의 완료 시 제1 잠금 해제 메시지를 잠금 마스터에 전송한다. 잠금 마스터는 제1 프로세서로부터 제1 잠금 해제 메시지를 수신할 때 제2 잠금 해제 메시지를 모든 프로세서로 전송한다. A method and apparatus for performing a bus lock and a translation lookaside buffer invalidate transaction includes receiving, by a lock master, a lock request from a first processor in a system. The lock master sends a quiesce request to all processors in the system, and upon receipt of the quiesce request from the lock master, all processors cease issuing any new transactions and issue a quiesce granted transaction. Upon receipt of the quiesce granted transactions from all processors, the lock master issues a lock granted message that includes an identifier of the first processor. The first processor performs an atomic transaction sequence and sends a first lock release message to the lock master upon completion of the atomic transaction sequence. The lock master sends a second lock release message to all processors upon receiving the first lock release message from the first processor.