SEMICONDUCTOR DEVICE WITH AIR GAP AND METHOD FOR FABRICATING THE SAME
Provided are a semiconductor device and a manufacturing method thereof, which can reduce parasitic capacitance between neighboring conductive structures. According to the present invention, the manufacturing method of a semiconductor device may comprise: a step of preparing a substrate including a m...
Saved in:
Main Authors | , , , |
---|---|
Format | Patent |
Language | English Korean |
Published |
28.06.2016
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | Provided are a semiconductor device and a manufacturing method thereof, which can reduce parasitic capacitance between neighboring conductive structures. According to the present invention, the manufacturing method of a semiconductor device may comprise: a step of preparing a substrate including a memory cell area and a surrounding circuit area; a step of forming a buried word line within the substrate of the memory cell area; a step of forming a planar gate structure on the substrate of the surrounding circuit area; a step of forming a bit-line structure on the substrate of the memory cell area; a step of forming a first air spacer on a side wall of the planar gate structure; and a step of forming a second air spacer on a side wall of the bit-line structure.
본 기술은 이웃한 도전구조물들간의 기생캐패시턴스를 감소시킬 수 있는 반도체장치 및 그 제조 방법을 제공하며, 본 기술에 따른 반도체장치 제조 방법은 메모리셀영역과 주변회로영역을 포함하는 기판을 준비하는 단계; 상기 메모리셀영역의 기판 내에 매립워드라인을 형성하는 단계; 상기 주변회로영역의 기판 상에 플라나게이트구조물을 형성하는 단계; 상기 메모리셀영역의 기판 상에 비트라인구조물을 형성하는 단계; 상기 플라나게이트구조물의 측벽에 제1에어스페이서를 형성하는 단계; 및 상기 비트라인구조물의 측벽에 제2에어스페이서를 형성하는 단계를 포함할 수 있다. |
---|---|
Bibliography: | Application Number: KR20140183484 |