SEMICONDUCTOR DEVICE

• Main Authors: JEONG, HEE DON, KANG, HEE SOO, CHUNG, JAE YUP, PARK, SE WAN
• Format: Patent
• Language: English; Korean
• Published: 13.06.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present disclosure provides a semiconductor device with improved operating performance by reduction of leakage current. The semiconductor device includes a first multi-channel active pattern, a field insulation layer disposed around the first multi-channel active pattern and including a first region and a second region, the first region having a top surface protruding higher than a top surface of the first multi-channel active pattern and a top surface of the second region, a first gate electrode on the field insulation layer, intersecting with the first multi-channel active pattern, and a first source/drain disposed between the first gate electrode and the first region of the field insulation layer and including a first facet, the first facet starting from the first region of the field insulation layer that is lower than the top surface of the first multi-channel active pattern. 누설 전류를 경감시켜 동작 성능을 향상시킨 반도체 장치를 제공하는 것이다. 상기 반도체 장치는 제1 다채널 액티브 패턴, 상기 제1 다채널 액티브 패턴의 주변에 배치되고, 제1 영역과 제2 영역을 포함하는 필드 절연막으로, 상기 제1 영역의 상면은 상기 제1 다채널 액티브 패턴의 상면 및 상기 제2 영역의 상면보다 위로 돌출되는 필드 절연막, 상기 필드 절연막 상에, 상기 제1 다채널 액티브 패턴과 교차하는 제1 게이트 전극, 및 상기 제1 게이트 전극과 상기 필드 절연막의 제1 영역 사이에 배치되고, 제1 패싯(facet)을 포함하는 제1 소오스/드레인으로, 상기 제1 패싯은 상기 제1 다채널 액티브 패턴의 상면보다 낮은 상기 필드 절연막의 제1 영역으로부터 시작되는 제1 소오스/드레인을 포함한다.