ELECTRONIC PACKAGES AND METHODS OF MAKING AND USING THE SAME

• Main Authors: DAVIS ERIC PATRICK, SMITH SCOTT, KAPUSTA CHRISTOPHER JAMES, FORMAN GLENN ALAN
• Format: Patent
• Language: English; Korean
• Published: 09.06.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

An electronic package and a method for making the electronic package are provided. The electronic package comprises a dielectric layer and a conformal masking layer arranged on at least a portion of the dielectric layer. The electronic package comprises a wiring layer arranged on at least a portion of the masking layer and a micro-via arranged at least partially in the conformal masking layer and the wiring layer. Further, at least a portion of the wiring layer forms a conformal electrically conductive layer in at least a portion of the micro-via. Also, the conformal masking layer is configured to define a size of the micro-via. The electronic package further comprises a semiconductor die operatively coupled to the micro-via. 전자 패키지 및 전자 패키지를 제조하는 방법이 제공된다. 전자 패키지는 유전체 층과, 상기 유전체 층의 적어도 일부 상에 배치된 컨포멀 마스킹 층을 포함한다. 전자 패키지는 또한 상기 마스킹 층의 적어도 일부에 배치된 배선 층과, 상기 컨포멀 마스킹 층 및 상기 배선 층 상에 적어도 부분적으로 배치된 마이크로 비아를 포함한다. 또한, 상기 배선 층의 적어도 일부는 상기 마이크로 비아의 적어도 일부에 컨포멀 도전성 층을 형성한다. 또한, 상기 컨포멀 마스킹 층은 상기 마이크로 비아의 크기를 규정하도록 구성된다. 전자 패키지는 상기 마이크로 비아에 작용적으로 결합된 반도체 다이를 또한 포함한다.