CONTACTS FOR HIGHLY SCALED TRANSISTORS

• Main Authors: LIEN WAI YI, LEUNG YING KEUNG, WU CHUNG CHENG, LIN CHUN HSIUNG, CHANG CHIA HAO, DIAZ CARLOS H, WANG CHIH HAO, COLINGE JEAN PIERRE
• Format: Patent
• Language: English; Korean
• Published: 26.05.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A semiconductor device and a method for forming the semiconductor device are disclosed. The semiconductor device includes: a substrate, first and second source/drain (S/D) regions, a channel between the first and second S/D regions, a gate engaging with the channel, and a contact feature connecting to the first S/D region. The contact feature includes first and second contact layers. The first contact layer has a conformal cross-sectional profile, and is in contact with the first S/D region on at least two sides thereof. In an embodiment of the present invention, the first contact layer is in direct contact with three or four sides of the first S/D region so as to increase a contact area. The first contact layer includes one among a semiconductor-metal alloy, an III-V semiconductor, and germanium. 반도체 디바이스 및 반도체 디바이스를 제조하는 방법이 개시된다. 반도체 디바이스는 기판, 제1 및 제2 소스/드레인(S/D) 영역, 제1 및 제2 S/D 영역 사이의 채널, 채널과 맞물리는 게이트 및 제1 S/D 영역에 연결하는 접촉 피처를 포함한다. 접촉 피처는 제1 및 제2 접촉 층을 포함한다. 제1 접촉 층은 등각의 단면 프로파일을 가지고 그 적어도 2개의 측면 상에서 제1 S/D 영역과 접촉 상태에 있다. 실시예에서, 제1 접촉 층은 접촉 면적을 증가시키도록 제1 S/D 영역의 3개 또는 4개의 측면과 직접 접촉 상태에 있다. 제1 접촉 층은 반도체-금속 합금, III-V 반도체 및 게르마늄 중 하나를 포함한다.