NONVOLATILE MEMORY DEVICE AND ERASING METHOD THEREOF

• Main Authors: PARK, NIN CHEOL, CHOE, BYEONG IN, CHO, EUN SUK, EUN, DONG SEOG
• Format: Patent
• Language: English; Korean
• Published: 20.05.2016
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

A method for erasing a nonvolatile memory device, which comprises a memory cell array which includes memory cells vertically stacked on a substrate and a ground selection transistor connected to each of the memory cells, includes a step of applying an erasing voltage to the substrate; a step of measuring the temperature of the memory cell array; a step of setting a delay time when the erasing voltage is applied to the substrate according to the temperature of the measured memory cell array; a step of applying a ground voltage to the ground selection line connected to the ground selection transistor during the delay time; and a step of raising the voltage of the ground selection line after the delay time. So, the reliability of an erasing operation can be implemented. 기판에 수직한 방향으로 적층된 복수의 메모리 셀들과 상기 메모리 셀들 각각에 연결된 접지 선택 트랜지스터를 포함하는 메모리 셀 어레이를 포함하는 불휘발성 메모리 장치의 소거 방법은 상기 기판에 소거 전압을 인가하는 단계; 상기 메모리 셀 어레이의 온도를 측정하는 단계; 상기 측정된 메모리 셀 어레이의 온도에 따라 상기 기판에 상기 소거 전압이 인가된 시점부터 지연 시간을 설정하는 단계; 상기 접지 선택 트랜지스터에 연결된 접지 선택 라인에 상기 지연 시간 동안 접지 전압을 인가하는 단계; 및 상기 접지 선택 라인의 전압을 상기 지연 시간 이후에 상승시키는 단계를 포함한다.