DYNAMIC ERASE VOLTAGE STEP SIZE SELECTION FOR 3D NON-VOLATILE MEMORY

프로그램-소거 사이클들의 누적으로 인해 소거 속도가 감소할 때 소거 시간을 늘어나는 것을 방지하는 방식으로 3D 적층된 비-휘발성 메모리 디바이스에서 메모리 셀들을 소거하는 기술들이 제공된다. 특히, 소거 펄스들의 스텝 크기는, 예를 들어, 프로그램-소거 사이클들의 카운트에 의해 표시되는 프로그램-소거 사이클들의 수의 함수의 세트, 프로그램이 속도의 함수인 프로그래밍 동안의 루프 카운트, 또는 프로그래밍 속도의 함수인 초기 프로그램 전압일 수 있다. 또한, 소거 동작은 서로 다른 워드 라인 층들에서 메모리 셀들의 서로 다른 소거 속...

Full description

Saved in:
Bibliographic Details
Main Authors OU WENDY, HIGASHITANI MASAAKI, MUI MAN L, DONG YINGDA
Format Patent
LanguageEnglish
Korean
Published 13.05.2016
Subjects
INFORMATION STORAGE
PHYSICS
STATIC STORES
Online AccessGet full text

Cover

More Information
Summary:프로그램-소거 사이클들의 누적으로 인해 소거 속도가 감소할 때 소거 시간을 늘어나는 것을 방지하는 방식으로 3D 적층된 비-휘발성 메모리 디바이스에서 메모리 셀들을 소거하는 기술들이 제공된다. 특히, 소거 펄스들의 스텝 크기는, 예를 들어, 프로그램-소거 사이클들의 카운트에 의해 표시되는 프로그램-소거 사이클들의 수의 함수의 세트, 프로그램이 속도의 함수인 프로그래밍 동안의 루프 카운트, 또는 프로그래밍 속도의 함수인 초기 프로그램 전압일 수 있다. 또한, 소거 동작은 서로 다른 워드 라인 층들에서 메모리 셀들의 서로 다른 소거 속도들을 카운트할 수 있다. Techniques are provided for erasing memory cells in a 3D stacked non-volatile memory device in a way which avoids prolonging erase time as the erase speed deceases due to the accumulation of program-erase cycles. In particular, a step size for erase pulses can be set which is a function of the number of program-erase cycles, e.g., as indicated by a count of program-erase cycles, a loop count during programming which is a function of programming speed, or an initial program voltage which is a function of programming speed. Further, the erase operation can account for different erase speeds of memory cells in different word line layers.
Bibliography:Application Number: KR20157034822