CLOCK SIGNAL PROCESSOR AND NON-VOLATILE MEMORY DEVICE INCLUDING THE SAME

• Main Authors: KIM, SANG LOK, NA, DAE HOON, KANG, KYOUNG TAE
• Format: Patent
• Language: English; Korean
• Published: 18.04.2016
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

A clock signal processor comprises: a duty cycle modification unit, a switch view point calculation unit, and a multiplexer. The duty cycle modification unit generates a second clock signal by modifying a duty cycle of a first clock signal. The switch view point calculation unit activates a switch signal in an ending view point of a latency period in which ineffective data are read after applying a reading command to the nonvolatile memory device. The multiplexer outputs a third clock signal from the first and second clock signals based on the switch signal. 클럭 신호 처리기는 듀티 사이클 수정부, 스위치 시점 계산부 및 멀티플렉서를 포함한다. 듀티 사이클 수정부는 제1 클럭 신호의 듀티 사이클을 수정하여 제2 클럭 신호를 생성한다. 스위치 시점 계산부는 비휘발성 메모리 장치에 독출 커맨드가 인가된 후 유효하지 않은 데이터가 독출되는 레이턴시 구간의 종료 시점에서 스위치 신호를 활성화한다. 멀티플렉서는 스위치 신호에 기초하여 제1 클럭 신호 및 제2 클럭 신호 중 하나를 제3 클럭 신호로서 출력한다.