MEMORY CONTROLLER WITH DISTRIBUTION TRANSFORMER

방법들, 장치들, 및 시스템들이 메모리를 위한 메모리 제어기들에 관하여 설명된다. 한 실시예에서, 메모리 제어기는 메모리 내에 저장될 데이터를 수신하도록 구성된 분배 변환기를 포함할 수 있고, 데이터는 제1 논리값을 갖는 비트들 및 제2 논리값을 갖는 비트들에 대해 m:n비의 분배를 갖고, 여기서 m 및 n은 실수이다. 분배 변환기는 데이터를 스큐된 데이터로 변환할 수 있고, 스큐된 데이터는 제1 논리값을 갖는 비트들 및 제2 논리값을 갖는 비트들에 대해 m':n' 비의 분배를 갖고, 여기서 m' 및 n&...

Full description

Saved in:
Bibliographic Details
Main Authors PANGAL KIRAN, MOTWANI RAVI H
Format Patent
LanguageEnglish
Korean
Published 28.03.2016
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:방법들, 장치들, 및 시스템들이 메모리를 위한 메모리 제어기들에 관하여 설명된다. 한 실시예에서, 메모리 제어기는 메모리 내에 저장될 데이터를 수신하도록 구성된 분배 변환기를 포함할 수 있고, 데이터는 제1 논리값을 갖는 비트들 및 제2 논리값을 갖는 비트들에 대해 m:n비의 분배를 갖고, 여기서 m 및 n은 실수이다. 분배 변환기는 데이터를 스큐된 데이터로 변환할 수 있고, 스큐된 데이터는 제1 논리값을 갖는 비트들 및 제2 논리값을 갖는 비트들에 대해 m':n' 비의 분배를 갖고, 여기서 m' 및 n'은 서로 다른 실수이고 각각 m 및 n과 다르다. 분배 변환기는 메모리 내에 저장하기 위한 스큐된 데이터를 출력할 수 있다. 다른 실시예들이 설명되고 청구된다. Methods, apparatuses, and systems are described related to memory controllers for memory. In one embodiment, a memory controller may include a distribution transformer configured to receive data to be stored into a memory, wherein the data has a distribution of m1:n1 ratio for bits having a first logic value and bits having a second logic value, where m1 and n1 are real numbers. The distribution transformer may transform the data into skewed data, wherein the skewed data has a distribution of m2:n2 ratio for bits having the first logic value and bits having the second logic value, where m2 and n2 are real numbers that are different from one another and respectively differ from m1 and n1. The distribution transformer may output the skewed data for storage in the memory. Other embodiments may be described and claimed.
Bibliography:Application Number: KR20167004200