PATTERN ANALYSIS METHOD OF SEMICONDUCTOR DEVICE

• Main Authors: YANG, KI HO, CHI KAIYUAN, CAI SIBO, YANG, SEUNG HUNE
• Format: Patent
• Language: English; Korean
• Published: 15.03.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A pattern analysis method of a semiconductor device comprises the following steps: extracting a contour image of material layer patterns formed on a wafer by using a computer; calculating an individual density value (DV) representing an area difference between the contour image and a target layout image with respect to the material layer patterns; scoring the material layer patterns on the wafer by using the individual DV; detecting a failure pattern among the scored material layer patterns wherein the failure pattern is out of a target layout; calculating coordinates of the detected failure pattern and displaying the coordinates on a CD-SEM image; inputting a reference DV in the computer and automatically sorting the material layer patterns having the individual DV into material layer patterns having a hotspot and material layer patterns not having a hotspot; and reviewing the sorted material layer patterns having the hotspot by the eyes of an engineer. 컴퓨터를 이용하여 웨이퍼 상에 형성된 물질막 패턴들의 컨투어 이미지를 추출하고, 상기 물질막 패턴들에 대하여 컨투어 이미지와 타겟 레이아웃 이미지 사이의 면적 차이를 나타내는 개별 밀도값(Density Value)을 산출하고, 상기 개별 밀도값(DV)을 이용하여 웨이퍼 상의 물질막 패턴들을 점수화하고, 상기 점수화된 물질막 패턴들 중 타겟 레이아웃을 벗어나는 불량 패턴을 검출하고, 상기 검출된 불량 패턴의 좌표를 계산하여 CD-SEM 이미지상에 디스플레이하고, 컴퓨터 상에서 기준 밀도값을 입력하여 상기 개별 밀도값을 가지는 물질막 패턴들을 핫스팟 및 비 핫스팟으로 자동 분류하고, 및 핫스팟으로 분류된 물질막 패턴에 대하여 엔지니어의 육안을 통해 리뷰하는 것을 포함하는 반도체 소자의 패턴 분석방법이 제공된다.