SEMICONDUCTOR DEVICE

• Main Author: KAMATA SHUJI
• Format: Patent
• Language: English; Korean
• Published: 15.02.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A semiconductor device according to an embodiment of the present invention comprises: a semiconductor substrate having a first surface, and a second surface opposing the first surface; a first conductive type first semiconductor layer formed on the first surface of the semiconductor substrate; a second conductive type second semiconductor layer formed on the second surface of the first semiconductor layer; a first conductive type third semiconductor layer formed on the second surface of the second semiconductor layer; a plurality of gate layers formed in the semiconductor substrate, extending in a first direction, disposed to be parallel with each other in a second direction perpendicular to the first direction, and each having an end portion on the first surface positioned closer to the first surface than the third semiconductor layer; a plurality of second conductive type first semiconductor regions formed on the third semiconductor layer between a first gate layer and a second gate layer adjacent to each other among the plurality of the gate layers; a gate insulating film formed on the first gate layer, the second semiconductor layer, the third semiconductor layer, and between the first semiconductor regions, and having the thickness of a film between the gate insulating film and a region except for the first semiconductor regions greater than the thickness between the first semiconductor regions; an emitter electrode electrically connected to the first semiconductor regions; and a collector electrode electrically connected to the first semiconductor layer. 본 발명의 실시 형태의 반도체 장치는, 제1 면과, 상기 제1 면과 대향하는 제2 면을 갖는 반도체 기판과, 상기 반도체 기판의 상기 제1 면측에 형성되는 제1 도전형 제1 반도체층과, 상기 제1 반도체층의 상기 제2 면측에 형성되는 제2 도전형 제2 반도체층과, 상기 제2 반도체층의 상기 제2 면측에 형성되는 제1 도전형 제3 반도체층과, 상기 반도체 기판 내부에 형성되고, 제1 방향으로 연신되며, 상기 제1 방향과 직교하는 제2 방향으로 나란히 배치되고, 상기 제1 면측의 단부가 상기 제3 반도체층보다 상기 제1 면측에 있는, 복수의 게이트층과, 상기 복수의 게이트층 중 인접하는 제1 게이트층과 제2 게이트층 사이의 상기 제3 반도체층에 형성되는, 복수의 제2 도전형 제1 반도체 영역과, 상기 제1 게이트층과, 상기 제2 반도체층, 상기 제3 반도체층 및 상기 제1 반도체 영역 사이에 형성되고, 상기 제1 반도체 영역 이외의 영역과의 사이의 막 두께가, 상기 제1 반도체 영역과의 사이의 막 두께보다 두꺼운 게이트 절연막과, 상기 제1 반도체 영역에 전기적으로 접속된 이미터 전극과, 상기 제1 반도체층에 전기적으로 접속된 콜렉터 전극을 구비한다.