SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING OF THE SAME

• Main Author: JUN, HYUN SU
• Format: Patent
• Language: English; Korean
• Published: 18.01.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention relates to a semiconductor package for improving the degree of warpage of an image sensor chip. More particularly, the semiconductor package includes a substrate; an image sensor chip which is arranged on the substrate, and includes a first surface facing the substrate and a second surface opposite to the first surface; an adhesive layer interposed between the substrate and the image sensor chip; and a first cavity which is surrounded by the first surface, an upper surface of the substrate, and a lateral surface of the adhesive layer. The first surface includes a first center part and a first edge part. The adhesive layer includes a first adhesive part directly touching the first center part, and a second adhesive part directly touching the substrate. The area of the first adhesive part is 5 to 50% of the area of the first surface. 본 발명은 이미지 센서 칩의 휨 정도를 개선할 수 있는 반도체 패키지에 관한 것으로, 보다 구체적으로 기판; 상기 기판 상에 배치되며, 상기 기판과 마주보는 제1 면 및 상기 제1 면과 대향하는 제2 면을 포함하는 이미지 센서 칩; 상기 기판과 상기 이미지 센서 칩 사이에 개재되는 접착층; 및 상기 제1 면, 상기 기판의 상면 및 상기 접착층의 측면으로 둘러싸인 제1 캐비티를 포함한다. 상기 제1 면은 제1 중앙부 및 제1 가장자리부를 포함하며, 상기 접착층은 상기 제1 중앙부와 직접 접촉하는 제1 접착부 및 상기 기판과 직접 접촉하는 제2 접착부를 포함하고, 상기 제1 접착부의 면적은 상기 제1 면의 면적의 5% 내지 50%이다.