HYBRID COPPER STRUCTURE FOR ADVANCE INTERCONNECT USAGE

• Main Authors: LIU HSIANG WEI, YANG TAI I, CHUANG CHENG CHI, LIN TIEN LU
• Format: Patent
• Language: English; Korean
• Published: 12.01.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present disclosure relates to a method for forming a back-end-of-the-line (BEOL) metallization layer which uses different conductive materials (e.g., metals) to fill different size openings in an inter-level dielectric layer, and an associated apparatus. In some embodiments, the present disclosure relates to an integrated chip having a first plurality of metal interconnect structures arranged within a first BEOL metallization layer, which include a first conductive material. The integrated chip also has a second plurality of metal interconnect structures arranged within the first BEOL metallization layer at positions laterally separated from the first plurality of metal interconnect structures. The second plurality of metal interconnect structures have a second conductive material which is different from the first conductive material. By forming different metal interconnect structures on the same BEOL metallization layer using different conductive materials, gap-fill problems in narrow BEOL metal interconnect structures can be mitigated, thereby improving reliability of integrated chips. 본 개시는, 층간 유전체층에서 상이한 크기의 개구부들을 충전하기 위하여 상이한 도전성 재료들(예컨대 금속들)을 사용하는 BEOL 금속화층을 형성하는 방법, 및 연관된 장치에 관한 것이다. 일부 실시예들에서, 본 개시는, 제1 도전성 재료를 포함하며, 제1 BEOL 금속화층 내에 배치된 제1 복수의 금속 상호 접속 구조들을 갖는 집적 칩에 관한 것이다. 집척 칩은 또한, 제1 복수의 금속 상호 접속 구조들로부터 횡방향으로 분리된 위치들에서 제1 BEOL 금속화층 내에 배치된 제2 복수의 금속 상호 접속 구조들을 갖는다. 제2 복수의 금속 상호 접속 구조들은, 제1 도전성 재료와는 상이한 제2 도전성 재료를 갖는다. 상이한 도전성 재료들을 사용하여 동일한 BEOL 금속화층 상에 상이한 금속 상호 접속 구조들을 형성함으로써, 협폭 BEOL 금속 상호 접속 구조들에서의 간극 충전 문제점들이 경감될 수 있고, 따라서 집적 칩들의 신뢰성을 향상시킨다.