SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

• Main Authors: SHIH CHAO WEN, LIU MING KAI, CHIANG YUNG PING
• Format: Patent
• Language: English; Korean
• Published: 05.01.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A semiconductor device comprises: a substrate including a pad and an alignment feature portion disposed on the substrate; a passivation disposed on the substrate and an outer circumference of the pad; a post passivation interconnect (PPI) including a via portion disposed on the pad, and an elongated portion receiving a conductive bump to electrically connect the pad with the conductive bump; a polymer covering the PPI; and a molding material disposed on the polymer and around the conductive bump. The molding material includes: a first portion orthogonally aligned with the alignment feature, and adjacent to an edge of the semiconductor device; and a second portion distant from the edge of the semiconductor device. The thickness of the first portion is substantially smaller than that of the second portion, so the alignment feature is visible through the molding material under a predetermined radiation. 반도체 소자는 상부에 패드와 정렬 특징부가 배치된 기판과, 상기 기판과 상기 패드의 외주 위에 배치된 패시베이션과, 상기 패드를 전도성 범프와 전기적으로 연결하기 위해 상기 패드 상에 배치된 비아부와 상기 전도성 범프를 수용하는 연장부를 포함하는 사후 패시베이션 배선(PPI)과, 상기 PPI를 피복하는 중합체와, 상기 중합체 위와 상기 전도성 범프 둘레에 배치된 성형 재료를 포함하고, 상기 성형 재료는 상기 정렬 특징부와 수직으로 정렬되고 상기 반도체 소자의 엣지에 인접한 제1 부분과 상기 반도체 소자의 상기 엣지에서 멀리 있는 제2 부분을 포함하고, 상기 제1 부분의 두께는 상기 제2 부분의 두께보다 실질적으로 작아서 상기 정렬 특징부는 미리 정해진 방사광 하에서 상기 성형 재료를 통해 관찰 가능한 것을 특징으로 한다.