DYNAMIC PARTIAL POWER DOWN OF MEMORY-SIDE CACHE IN A 2-LEVEL MEMORY HIERARCHY
멀티 레벨 메모리 계층구조 내의 메모리측 캐쉬(MSC)의 특정된 영역을 플러쉬하기 위한 시스템 및 방법이 설명된다. 예를 들어, 한 실시예에 따른 컴퓨터 시스템은: 비휘발성 시스템 메모리와 상기 비휘발성 시스템 메모리의 부분들을 캐슁하기 위한 휘발성 메모리측 캐쉬(MSC)로 구성된 메모리 서브시스템; 및 MSC의 특정된 영역과 연관된 비활성화 조건에 응답하여 MSC의 특정된 영역을 상기 비휘발성 시스템 메모리에 플러쉬하기 위한 플러쉬 엔진을 포함한다. A system and method are described for flushin...
Saved in:
| Main Authors | , , |
|---|---|
| Format | Patent |
| Language | English Korean |
| Published |
09.12.2015
|
| Subjects | |
| Online Access | Get full text |
Cover
Loading…
| Abstract | 멀티 레벨 메모리 계층구조 내의 메모리측 캐쉬(MSC)의 특정된 영역을 플러쉬하기 위한 시스템 및 방법이 설명된다. 예를 들어, 한 실시예에 따른 컴퓨터 시스템은: 비휘발성 시스템 메모리와 상기 비휘발성 시스템 메모리의 부분들을 캐슁하기 위한 휘발성 메모리측 캐쉬(MSC)로 구성된 메모리 서브시스템; 및 MSC의 특정된 영역과 연관된 비활성화 조건에 응답하여 MSC의 특정된 영역을 상기 비휘발성 시스템 메모리에 플러쉬하기 위한 플러쉬 엔진을 포함한다.
A system and method are described for flushing a specified region of a memory side cache (MSC) within a multi-level memory hierarchy. For example, a computer system according to one embodiment comprises: a memory subsystem comprised of a non-volatile system memory and a volatile memory side cache (MSC) for caching portions of the non-volatile system memory; and a flush engine for flushing a specified region of the MSC to the non-volatile system memory in response to a deactivation condition associated with the specified region of the MSC. |
|---|---|
| AbstractList | 멀티 레벨 메모리 계층구조 내의 메모리측 캐쉬(MSC)의 특정된 영역을 플러쉬하기 위한 시스템 및 방법이 설명된다. 예를 들어, 한 실시예에 따른 컴퓨터 시스템은: 비휘발성 시스템 메모리와 상기 비휘발성 시스템 메모리의 부분들을 캐슁하기 위한 휘발성 메모리측 캐쉬(MSC)로 구성된 메모리 서브시스템; 및 MSC의 특정된 영역과 연관된 비활성화 조건에 응답하여 MSC의 특정된 영역을 상기 비휘발성 시스템 메모리에 플러쉬하기 위한 플러쉬 엔진을 포함한다.
A system and method are described for flushing a specified region of a memory side cache (MSC) within a multi-level memory hierarchy. For example, a computer system according to one embodiment comprises: a memory subsystem comprised of a non-volatile system memory and a volatile memory side cache (MSC) for caching portions of the non-volatile system memory; and a flush engine for flushing a specified region of the MSC to the non-volatile system memory in response to a deactivation condition associated with the specified region of the MSC. |
| Author | ZIMMERMAN DAVID J RAMANUJAN RAJ K HINTON GLENN J |
| Author_xml | – fullname: ZIMMERMAN DAVID J – fullname: RAMANUJAN RAJ K – fullname: HINTON GLENN J |
| BookMark | eNqNyr0KgzAUQOEM7dC_d7jQWVBDoY6XeCWhJpGrVDKJlHQqKtj3p4sP0OkM3zmK3TRP8SBsGRxao6BB7gzW0PieGErfO_AVWLKeQ9KakkCh0gTGAUKe1PSkemPQhhhZ6XAW-_f4WeNl60lcK-qUTuIyD3Fdxlec4nd4cJ5mtzSTd1kUKP-7foqvMFI |
| ContentType | Patent |
| DBID | EVB |
| DatabaseName | esp@cenet |
| DatabaseTitleList | |
| Database_xml | – sequence: 1 dbid: EVB name: esp@cenet url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP sourceTypes: Open Access Repository |
| DeliveryMethod | fulltext_linktorsrc |
| Discipline | Medicine Chemistry Sciences Physics |
| DocumentTitleAlternate | 2-레벨 메모리 계층구조에서 메모리측 캐쉬의 동적인 부분적 전원 차단 |
| ExternalDocumentID | KR20150138399A |
| GroupedDBID | EVB |
| ID | FETCH-epo_espacenet_KR20150138399A3 |
| IEDL.DBID | EVB |
| IngestDate | Fri Jul 19 15:30:41 EDT 2024 |
| IsOpenAccess | true |
| IsPeerReviewed | false |
| IsScholarly | false |
| Language | English Korean |
| LinkModel | DirectLink |
| MergedId | FETCHMERGED-epo_espacenet_KR20150138399A3 |
| Notes | Application Number: KR20157032928 |
| OpenAccessLink | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20151209&DB=EPODOC&CC=KR&NR=20150138399A |
| ParticipantIDs | epo_espacenet_KR20150138399A |
| PublicationCentury | 2000 |
| PublicationDate | 20151209 |
| PublicationDateYYYYMMDD | 2015-12-09 |
| PublicationDate_xml | – month: 12 year: 2015 text: 20151209 day: 09 |
| PublicationDecade | 2010 |
| PublicationYear | 2015 |
| RelatedCompanies | INTEL CORP |
| RelatedCompanies_xml | – name: INTEL CORP |
| Score | 2.9780183 |
| Snippet | 멀티 레벨 메모리 계층구조 내의 메모리측 캐쉬(MSC)의 특정된 영역을 플러쉬하기 위한 시스템 및 방법이 설명된다. 예를 들어, 한 실시예에 따른 컴퓨터 시스템은: 비휘발성 시스템 메모리와 상기 비휘발성 시스템 메모리의 부분들을 캐슁하기 위한 휘발성 메모리측 캐쉬(MSC)로 구성된... |
| SourceID | epo |
| SourceType | Open Access Repository |
| SubjectTerms | CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS |
| Title | DYNAMIC PARTIAL POWER DOWN OF MEMORY-SIDE CACHE IN A 2-LEVEL MEMORY HIERARCHY |
| URI | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20151209&DB=EPODOC&locale=&CC=KR&NR=20150138399A |
| hasFullText | 1 |
| inHoldings | 1 |
| isFullTextHit | |
| isPrint | |
| link | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV1LS8NAEB5qfd60Kj6qLCi5LabZpDGHImmyIbHNg1hteyp5FURpio34991dUu2px52BYXdg9pvdeQHcy3ONKCRNcKHIOVbzguDHvENwp1BJqhm8Jzmvd_aDrvuqPk-0SQM-17Uwok_oj2iOyCwqY_Zeift6-f-JZYvcytVD-s5I5ZMz6tlS_Trm8CUbkt3v0Si0Q0uyrN4gloJY8HhQjuGxuQO73JHmnfbpW5_XpSw3QcU5hr2IyVtUJ9D4KFtwaK1nr7XgwK9D3i3YFzma2YoRaztcnYJvTwOTKRBFzB_1zCGKwjGNkR2OAxQ6yKd-GE_xi2dTZJmWS5EXIBMpeMhHbtZs5Ho05rGi6RncOXRkuZjtcPankNkg3jwOOYfmolwUF4Dmhaxnea4XyjxTk0w2SKJ0M6JqWiLreta9hPY2SVfb2ddwxJcimcNoQ7P6-i5uGCRX6a3Q5C8q-Ydg |
| link.rule.ids | 230,309,786,891,25594,76906 |
| linkProvider | European Patent Office |
| linkToHtml | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV1LS8NAEB5qfdSbVsVH1QUlt2CaTRpzKJLmQWLzIlbbnEoeWxClLTbi33d3SbWnXndg2B2Y_WZ3Zr4BuJdmKpZxnolElkpRKQkWH8suFrtEwbmqM05y1u8chD33VXmeqJMGfK57YThP6A8nR6QeVVB_r_h9vfz_xLJ4beXqIX-nS4snZ9S3hPp1zOBL0gVr0LfjyIpMwTT7w0QIEy5jSTmKx8YO7GqMn5cFT28D1pey3AQV5wj2YqpvXh1D42PRhpa5nr3WhoOgTnm3YZ_XaBYrulj74eoEAisNDWpAFNN41DN8FEdjO0FWNA5R5KDADqIkFV88y0amYbo28kJkIFn02cjNWoxcz05Yrig9hTvHHpmuSHc4_TPIdJhsHgefQXO-mJNzQDMiaUVZakSeFUpWSDrO5F6BFVXNJE0rehfQ2abpcrv4FlruKPCnvhcOr-CQiXhhh96BZvX1Ta4pPFf5DbfqL6iWik0 |
| openUrl | ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=DYNAMIC+PARTIAL+POWER+DOWN+OF+MEMORY-SIDE+CACHE+IN+A+2-LEVEL+MEMORY+HIERARCHY&rft.inventor=ZIMMERMAN+DAVID+J&rft.inventor=RAMANUJAN+RAJ+K&rft.inventor=HINTON+GLENN+J&rft.date=2015-12-09&rft.externalDBID=A&rft.externalDocID=KR20150138399A |