MEMORY DEVICE

• Main Authors: KIM, KEON SOO, LEE, JOON HEE, JUNG, WON SEOK, LEE, SUN YEONG
• Format: Patent
• Language: English; Korean
• Published: 07.12.2015
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A memory device according to an embodiment of the present invention includes a channel region which extends in a vertical direction to the upper surface of a substrate, a cell region which has gate electrode layers stacked on the substrate to be adjacent to the channel region and insulating layers, and a peripheral circuit region which is arranged around the cell region and has circuit devices arranged on the substrate. An interlayer dielectric arranged on the substrate in the cell region and the peripheral circuit region, includes a first interlayer dielectric which covers at least part of the gate electrode layers and circuit devices and a second interlayer dielectric arranged on the first interlayer dielectric. 본 발명의 실시 형태에 따른 메모리 장치는, 기판의 상면에 수직하는 방향으로 연장되는 채널 영역과, 상기 채널 영역에 인접하도록 상기 기판 상에 적층되는 복수의 게이트 전극층 및 복수의 절연층을 갖는 셀 영역, 및 상기 셀 영역의 주변에 배치되며, 상기 기판 상에 배치되는 복수의 회로 소자를 갖는 주변 회로 영역을 포함하고, 상기 셀 영역 및 상기 주변 회로 영역에서 상기 기판 상에 배치되는 층간 절연층은, 상기 복수의 게이트 전극층 중 적어도 일부와 상기 복수의 회로 소자를 덮는 제1 층간 절연층 및 상기 제1 층간 절연층 상에 배치되는 제2 층간 절연층을 포함한다.