PROGRAMMABLE CPU REGISTER HARDWARE CONTEXT SWAP MECHANISM

중앙 처리 유닛(CPU)은, 명령어들의 실행을 중단하기 위한 인터럽트 유닛; 레지스터들의 각 세트가 동일한 개수의 CPU 레지스터들을 구비하는 복수의 컨텍스트 정의 레지스터 세트들; 선택된 레지스터 세트를 상기 CPU 내에 결합시키고, 그리고 예외의 발생시 상기 복수의 컨텍스트 정의 레지스터 세트들 중 소정 레지스터 세트로 스위칭하는 스위칭 유닛; 및 명령어에 의해 개시되는 상기 복수의 컨텍스트 정의 레지스터의 레지스터 세트의 선택을 제어하도록 구성되고, 또한 현재 사용된 컨텍스트를 나타내도록 동작 가능한 제어 레지스터를 갖는다....

Full description

Saved in:
Bibliographic Details
Main Authors KRIS BRYAN, KANELLOPOULOS JOSEPH, CATHERWOOD MICHAEL I, MICKEY DAVID
Format Patent
LanguageEnglish
Korean
Published 18.11.2015
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online AccessGet full text

Cover

More Information
Summary:중앙 처리 유닛(CPU)은, 명령어들의 실행을 중단하기 위한 인터럽트 유닛; 레지스터들의 각 세트가 동일한 개수의 CPU 레지스터들을 구비하는 복수의 컨텍스트 정의 레지스터 세트들; 선택된 레지스터 세트를 상기 CPU 내에 결합시키고, 그리고 예외의 발생시 상기 복수의 컨텍스트 정의 레지스터 세트들 중 소정 레지스터 세트로 스위칭하는 스위칭 유닛; 및 명령어에 의해 개시되는 상기 복수의 컨텍스트 정의 레지스터의 레지스터 세트의 선택을 제어하도록 구성되고, 또한 현재 사용된 컨텍스트를 나타내도록 동작 가능한 제어 레지스터를 갖는다. A central processing unit (CPU) having an interrupt unit for interrupting execution of instructions, a plurality context defining register sets, wherein each set of registers having the same number of CPU registers, a switching unit for coupling a selected register set within the CPU, wherein the switching unit switches to a predetermined register set of the plurality of context defining register sets upon occurrence of an exception, and a control register configured to control selection of a register set of the plurality of context defining register initiated by an instruction and further operable to indicate a currently used context.
Bibliography:Application Number: KR20157023608