SEMICONDUCTOR DEVICE, DIAGNOSTIC TEST, AND DIAGNOSTIC TEST CIRCUIT

The deterioration of operation performance due to failure diagnosis is prevented. A semiconductor device (90) according to the present invention includes CPUs (90 to 94) including scan chains and a diagnostic test circuit (95) which performs a scan test on CPU cores (91 to 94) using the scan chain o...

Full description

Saved in:
Bibliographic Details
Main Authors NAGANO HIDEO, TSUBOI YUKITOSHI, MATSUNAGA YUSUKE, KUBOTA NAOTAKA, NAGAOKA HIROSHI, IGAKU YUTAKA
Format Patent
LanguageEnglish
Korean
Published 21.10.2015
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online AccessGet full text

Cover

More Information
Summary:The deterioration of operation performance due to failure diagnosis is prevented. A semiconductor device (90) according to the present invention includes CPUs (90 to 94) including scan chains and a diagnostic test circuit (95) which performs a scan test on CPU cores (91 to 94) using the scan chain of the CPU core. The diagnosis test circuit (95) performs a scan test on each of the CPU cores (91 to 94) with periodically predetermined order without overlapping the execution time periods of the scan tests. 고장 진단으로 인한 동작 성능의 열화가 방지된다. 본 발명에 따른 반도체 디바이스(90)는 각각이 스캔 체인을 포함하는 복수의 CPU 코어들(91 내지 94), 및 CPU 코어의 스캔 체인을 사용하여 복수의 CPU 코어들(91 내지 94)에 대해 스캔 테스트를 수행하는 진단 테스트 회로(95)를 포함한다. 진단 테스트 회로(95)는 스캔 테스트들의 실행 시간 주기들이 서로 중복되지 않도록 주기적으로 미리 결정된 순서로 복수의 CPU 코어들(91 내지 94) 각각에 대해 스캔 테스트를 수행한다.
Bibliography:Application Number: KR20150049634