IMPROVED METROLOGY THROUGH USE OF FEED FORWARD FEED SIDEWAYS AND MEASUREMENT CELL RE-USE
계측이 반도체 디바이스 제작 동안에 a) 부분적으로 제작된 디바이스의 층 내에 형성된 제1 테스트 셀 상에서 제1 측정을 모델링하고; b) 상기 층 내의 제2 테스트 셀 상에서 제2 측정을 수행하고; c) 제2 측정으로부터의 정보를 제1 측정의 모델링으로 피드하고; 제1 테스트 셀 및 제2 테스트 셀을 포함하는 층 상에서 리소그라피 패턴이 형성된 이후 d) 상기 a) 및 b)으로부터의 정보를 각각 이용하여 제1 테스트 셀 및 제2 테스트 셀 상에서 제3 측정 및 제4 측정을 각각 모델링함으로써 구현될 수 있다. Metrology m...
Saved in:
Main Authors | , , , , |
---|---|
Format | Patent |
Language | English Korean |
Published |
05.10.2015
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | 계측이 반도체 디바이스 제작 동안에 a) 부분적으로 제작된 디바이스의 층 내에 형성된 제1 테스트 셀 상에서 제1 측정을 모델링하고; b) 상기 층 내의 제2 테스트 셀 상에서 제2 측정을 수행하고; c) 제2 측정으로부터의 정보를 제1 측정의 모델링으로 피드하고; 제1 테스트 셀 및 제2 테스트 셀을 포함하는 층 상에서 리소그라피 패턴이 형성된 이후 d) 상기 a) 및 b)으로부터의 정보를 각각 이용하여 제1 테스트 셀 및 제2 테스트 셀 상에서 제3 측정 및 제4 측정을 각각 모델링함으로써 구현될 수 있다.
Metrology may be implemented during semiconductor device fabrication by a) modeling a first measurement on a first test cell formed in a layer of a partially fabricated device; b) performing a second measurement on a second test cell in the layer; c) feeding information from the second measurement into the modeling of the first measurement; and after a lithography pattern has been formed on the layer including the first and second test cells, d) modeling a third and a fourth measurement on the first and second test cells respectively using information from a) and b) respectively. |
---|---|
Bibliography: | Application Number: KR20157025787 |