SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

• Main Authors: HISAMOTO DIGH, ARIGANE TSUYOSHI, OKADA DAISUKE
• Format: Patent
• Language: English; Korean
• Published: 02.10.2015
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

According to a semiconductor device embedded with a nonvolatile memory, the objective of the present invention is to improve erase efficiency. A memory gate (MG) comprises: a first memory gate (MG1) including a first memory gate electrode (MGE1) and a second gate insulating layer (GI2) including a second insulating layer (IL2); and a second memory gate (MG2) including a second memory gate electrode (MGE2) and a third gate insulating layer (GI3) including a third insulating layer (IL3). Also, a bottom surface of the second memory gate electrode (MGE2) is made to be lower than a bottom surface of the first memory gate electrode (MGE1). By this, during erase, electric field concentration occurs in a corner part at the side of a selection gate (G) of the first memory gate electrode (MGE1) and also at the side of a semiconductor substrate (SUB) and in a corner part at the side of the first memory gate (MG1) of the second memory gate electrode (MGE2) and also at the side of the semiconductor substrate (SUB), and holes can be easily injected into each of the second insulating layer (IL2) and the third insulating layer (IL3). 본 발명의 과제는, 불휘발성 메모리를 내장한 반도체 장치에 있어서, 소거 효율의 향상을 도모하는 것이다. 메모리 게이트(MG)를, 제2 절연막(IL2)을 포함하는 제2 게이트 절연막(GI2)과 제1 메모리 게이트 전극(MGE1)을 포함하는 제1 메모리 게이트(MG1) 및 제3 절연막(IL3)을 포함하는 제3 게이트 절연막(GI3)과 제2 메모리 게이트 전극(MGE2)을 포함하는 제2 메모리 게이트(MG2)로 구성한다. 또한, 제2 메모리 게이트 전극(MGE2)의 하면을 제1 메모리 게이트 전극(MGE1)의 하면보다도 낮게 한다. 이에 의해, 소거 시에 있어서, 제1 메모리 게이트 전극(MGE1)의 선택 게이트(CG)측이며 또한 반도체 기판(SUB)측의 코너부 및 제2 메모리 게이트 전극(MGE2)의 제1 메모리 게이트(MG1)측이며 또한 반도체 기판(SUB)측의 코너부에서 전계 집중이 발생하여, 제2 절연막(IL2) 및 제3 절연막(IL3)에 각각 홀이 주입되기 쉬워진다.