CMOS BOLOMETER

반도체 디바이스 제조 방법은 상보형 금속-산화막-반도체(CMOS) 공정 중에 기판(100) 상에 적어도 하나의 희생층(106, 108, 110)을 형성하는 단계를 구비한다. 적어도 하나의 희생층의 상부 위에 흡수체 층(130)이 증착된다. 흡수체 층의 일부가 그 위에 현수되는 갭(G1)을 형성하기 위해 흡수체 층 아래의 적어도 하나의 희생층(106, 108, 110)의 일부가 제거된다. 희생층은 CMOS 공정의 산화물일 수 있으며, 산화물은 선택적 불화수소산 증기 건식 에칭 해방 공정을 사용하여 갭을 형성하도록 제거된다. 희생층은...

Full description

Saved in:
Bibliographic Details
Main Authors SAMARAO ASHWIN, YAMA GARY, FEYH ANDO, PURKL FABIAN, O'BRIEN GARY
Format Patent
LanguageEnglish
Korean
Published 05.08.2015
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:반도체 디바이스 제조 방법은 상보형 금속-산화막-반도체(CMOS) 공정 중에 기판(100) 상에 적어도 하나의 희생층(106, 108, 110)을 형성하는 단계를 구비한다. 적어도 하나의 희생층의 상부 위에 흡수체 층(130)이 증착된다. 흡수체 층의 일부가 그 위에 현수되는 갭(G1)을 형성하기 위해 흡수체 층 아래의 적어도 하나의 희생층(106, 108, 110)의 일부가 제거된다. 희생층은 CMOS 공정의 산화물일 수 있으며, 산화물은 선택적 불화수소산 증기 건식 에칭 해방 공정을 사용하여 갭을 형성하도록 제거된다. 희생층은 또한 폴리머 층일 수 있으며, 폴리머 층은 O플라즈마 에칭 공정을 사용하여 갭을 형성하도록 제거된다. A method of manufacturing a semiconductor device includes forming at least one sacrificial layer on a substrate during a complementary metal-oxide-semiconductor (CMOS) process. An absorber layer is deposited on top of the at least one sacrificial layer. A portion of the at least one sacrificial layer beneath the absorber layer is removed to form a gap over which a portion of the absorber layer is suspended. The sacrificial layer can be an oxide of the CMOS process with the oxide being removed to form the gap using a selective hydrofluoric acid vapor dry etch release process. The sacrificial layer can also be a polymer layer with the polymer layer being removed to form the gap using an O2 plasma etching process.
Bibliography:Application Number: KR20157007150