MULTI-LAYERED CERAMIC CAPACITOR AND BOARD FOR MOUNTING THE SAME
The present invention provides a multi-layered ceramic capacitor which comprises: a ceramic main frame including a plurality of dielectric layers and having a first and a second principal planes which face each other, a first and a second sides which face each other, and a first and a second cross-s...
Saved in:
Main Authors | , |
---|---|
Format | Patent |
Language | English Korean |
Published |
05.08.2015
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | The present invention provides a multi-layered ceramic capacitor which comprises: a ceramic main frame including a plurality of dielectric layers and having a first and a second principal planes which face each other, a first and a second sides which face each other, and a first and a second cross-sections which face each other; a first capacitor unit formed in the ceramic main frame, which comprises: a first internal electrode exposed to the first side; and a second internal electrode exposed to the second side; a second to a fifth capacitor units which comprises: a third internal electrode formed on one dielectric layer in the ceramic main frame to have a first and a second leads exposed to the first cross-section and the second cross-section; a fourth internal electrode having a third and a fourth leads exposed to the first cross-section and the second cross-section; and a fifth and a sixth internal electrodes formed on another dielectric layer to be distanced from each other; and a first external electrode, which is formed on the first side of the ceramic main frame to be extended on the first cross-section and the first and the second principal planes, and a second external electrode, which is formed on the second side to be extended on the second cross-section and the first and the second principal planes. The first capacitor unit and the second to the fifth capacitor units are connected in parallel.
본 발명은 복수의 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체; 상기 세라믹 본체 내에 형성되며, 제1 측면으로 노출된 제1 내부전극과 제2 측면으로 노출된 제2 내부전극을 포함하는 제1 커패시터부; 상기 세라믹 본체 내에 하나의 유전체층 상에 형성되며, 제1 단면과 제2 단면으로 노출된 제1 및 제2 리드를 갖는 제3 내부전극과 제1 단면과 제2 단면으로 노출된 제3 및 제4 리드를 갖는 제4 내부전극 및 타 유전체층 상에 형성되며, 서로 이격된 제5 내부전극과 제6 내부전극을 포함하는 제2 내지 제5 커패시터부; 및 상기 세라믹 본체의 제1 측면에 형성되며, 제1 단면, 제1 및 제2 주면에 연장 형성되는 제1 외부전극과 제2 측면에 형성되며, 제2 단면, 제1 및 제2 주면에 연장 형성되는 제2 외부전극;을 포함하며, 상기 제1 커패시터부와 상기 제2 내지 제5 커패시터부는 병렬로 연결된 적층 세라믹 커패시터를 제공한다. |
---|---|
Bibliography: | Application Number: KR20140009381 |