BACK PLANE OF DISPLAY AND MANUFACTURING METHOD FOR THE SAME

• Main Authors: YANG, HUI WON, CHOI, CHAUN GI
• Format: Patent
• Language: English; Korean
• Published: 31.07.2015
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

According to an embodiment of the present invention, a back plane for a flat display device includes: a first gate electrode formed on a substrate; a first gate insulating layer which covers the first gate electrode and is formed on the substrate; a second gate electrode which is separated from the first gate electrode on the first gate insulating layer; a second gate insulating layer which covers the second gate electrode and is formed on the first gate insulating layer; a first active layer which is overlapped with at least part of the first gate electrode on the second gate insulating layer; a second active layer which is overlapped with at least part of the second gate electrode on the second gate insulating layer; a first source electrode and a first drain electrode which are formed on the second gate insulating layer and touch part of the first active layer; and a second source electrode and a second drain electrode which are formed on the second gate insulating layer and touch part of the second active layer. 본 발명의 일 실시예는 평판표시장치용 백플레인에 있어서, 기판 상에 형성된 제1 게이트 전극, 상기 제1 게이트 전극을 덮으며 상기 기판 상에 형성된 제1 게이트 절연층; 상기 제1 게이트 절연층 상에, 상기 제1 게이트 전극과 이격되어 형성된 제2 게이트 전극; 상기 제2 게이트 전극을 덮으며 상기 상기 제1 게이트 절연층 상에 형성된 제2 게이트 절연층; 상기 제2 게이트 절연층 상에 상기 제1 게이트 전극과 적어도 일부가 중첩하도록 형성된 제1 활성층; 상기 제2 게이트 절연층 상에 상기 제2 게이트 전극과 적어도 일부가 중첩하도록 형성된 제2 활성층; 상기 제2 게이트 절연층 상에 형성되며, 상기 제1 활성층의 일부와 접촉하도록 각각 형성된 제1 소스전극 및 제2 드레인 전극; 상기 제2 게이트 절연층 상에 형성되며, 상기 제2 활성층의 일부와 접촉하도록 각각 형성된 제2 소스전극 및 제2 드레인 전극;을 포함하는 평판표시장치용 백플레인을 개시한다.