THRESHOLD VOLTAGE ADJUSTMENT FOR A SELECT GATE TRANSISTOR IN A STACKED NON-VOLATILE MEMORY DEVICE

3D 스택형 비휘발성 메모리 디바이스에서, 임계 전압들이 직렬로 연결된 메모리 셀들의 스트링들의 드레인단들에서 선택 게이트 드레인(SGD) 트랜지스터들에 대해 평가 및 조정된다. 임계 전압 분포를 최적화하고 타이트하게 만들기(tighten) 위해, SGD 트랜지스터들은 허용가능한 범위의 하위 및 상위 레벨들에서 판독된다. 임계 전압이 허용가능한 범위 내에 있게 하기 위해, 낮은 임계 전압을 가지는 SGD 트랜지스터들은 프로그래밍의 대상이 되고, 높은 임계 전압을 가지는 SGD 트랜지스터들은 소거의 대상이 된다. 평가 및 조정은 가령...

Full description

Saved in:
Bibliographic Details
Main Authors HIGASHITANI MASAAKI, LI HAIBO, MUI MAN L, COSTA XIYING
Format Patent
LanguageEnglish
Korean
Published 06.05.2015
Subjects
INFORMATION STORAGE
PHYSICS
STATIC STORES
Online AccessGet full text

Cover

More Information
Summary:3D 스택형 비휘발성 메모리 디바이스에서, 임계 전압들이 직렬로 연결된 메모리 셀들의 스트링들의 드레인단들에서 선택 게이트 드레인(SGD) 트랜지스터들에 대해 평가 및 조정된다. 임계 전압 분포를 최적화하고 타이트하게 만들기(tighten) 위해, SGD 트랜지스터들은 허용가능한 범위의 하위 및 상위 레벨들에서 판독된다. 임계 전압이 허용가능한 범위 내에 있게 하기 위해, 낮은 임계 전압을 가지는 SGD 트랜지스터들은 프로그래밍의 대상이 되고, 높은 임계 전압을 가지는 SGD 트랜지스터들은 소거의 대상이 된다. 평가 및 조정은 가령, 관련 서브 블록의 특정 수의 프로그램-소거 사이클들 후 반복될 수 있다. 평가 및 조정을 반복하기 위한 조건은 SGD 트랜지스터들의 서로 다른 그룹에 대해 커스토마이징될 수 있다. 양상들은 검증 및 억제로 SGD 트랜지스터들을 프로그래밍하는 것, 검증 및 억제로 SGD 트랜지스터들을 소거하는 것 및 상기 두 가지 모두를 포함한다.
Bibliography:Application Number: KR20147036824