A method for forming a self-aligned contact of a semiconductor device

• Main Author: SEO, JAE BEOM
• Format: Patent
• Language: English; Korean
• Published: 06.07.2004
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PURPOSE: A method for forming an SAC(Self Aligned Contact) of a semiconductor device is provided to prevent degradation due to over-etch of an etch barrier layer in SAC processing. CONSTITUTION: A conductive line including a polysilicon layer(17) and a hard mask is formed on a substrate(11). A lower insulating layer(25) is formed on the resultant structure. The hard mask is exposed by planarizing the lower insulating layer. The first groove is formed by removing the exposed hard mask to partially remain the hard mask on the polysilicon layer. The second groove is formed by etching the lower insulating layer using the different etching selectivity to the hard mask. A nitride layer(35) is filled in the second groove. An interlayer dielectric is formed on the resultant structure. A contact hole is formed by selectively etching the interlayer dielectric. A landing plug(43) is formed in the contact hole. 본 발명은 반도체소자의 자기정렬적인 콘택 형성방법에 관한 것으로, 자기정렬적인 콘택 공정시 식각장벽층의 과도식각에 의한 소자의 특성 열화를 방지하기 위하여, 도전배선 표면에 하부절연층을 형성하고, 상기 도전배선 상부의 하드마스크층을 노출시키는 평탄화식각공정으로 상기 하부절연층을 식각하고, 상기 하드마스크층 소정깊이 식각하여 제1홈을 형성하고, 상기 하드마스크층과 하부절연층의 식각선택비 차이를 이용하여 상기 하부절연층의 표면을 소정두께 습식식각하여 제2홈을 형성하고, 이를 매립하는 질화막을 형성하고, 후속공정으로 자기정렬적인 콘택공정을 실시함으로써 상기 도전배선과 콘택플러그간의 절연 특성 열화를 방지하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.